Многоканальная система программного управления станками

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК ЯО 1236424 А 1 а) 4 б 05 В 19 417 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) МНОГОКАНАЛЬНАЯ СИСТЕМА ПРОГРАММНОГО УПРАВЛЕНИЯ СТАНКАМИ (57) Изобретение относится к автоматике и вычислительной технике и предназначено для использования в качестве системы управления группой металлообрабатывающих, раскладывающих жгуты и прочих станков. Цель изобретения - повышение быстродей. ствия системы и сокращение числа прог. рамм - достигается путем введения в систему блока выделения приоритета, что позволило выявлять наивысший приоритет обслуживаемых каналов, номер канала с этим приоритетом и количество каналов, требующих обслуживание с таким же приоритетом.1 3. п. ф-лы, 5 ил.Изобретение относится к вычислительной гехнике и предназначено для использования в качестве системы программного управления группой металлообрабатывающих, раскладывающих жгуты и прочих станков.Цель изобретения - повышение быстродействия системы и сокращение числа программ.На фиг. 1 представлена структурная схема многоканальной системы программного упраьления станками; на фиг. 2 - схема блока выделения приоритета; на фиг. 3 -- функциональная схема вычислительной машины; на фиг. 4схема компаратора; па фиг. 5 - временная диаграмма работы блока выделения приоритета.Многоканальная система программного управления станками (фиг. 1) содержит вычислительну 1 о машину (ВМ) 1, регистр 2 памяти, интерполятор 3, устройство 4 станочного управления, блок 5 формирования кода приоритета, содержащий триггер 6, генератор 7 импульсов, элемент И 8, счетчик 9, блок О выделения приоритета, информационную шину 11, линию 12 управления разрешением приема информации в блок выде.ления приоритета (12 - для первого канала, 12 х - для х)-го канала), информационные шины 13 состояния счетчиков (13 - первого канала, 13 - Х-го канала), первую 14 и вторую 15 линии управления, информационную шину 16 блока выделения приоритета.Блок 10 выделения приоритета (фиг. 2) содержит группы элементов И 17, мультиплексоры 18, генератор 19 импульсов, элемент И 20, первый счетчик 21, регистр 22 номера канала, регистр 23 приоритета, компаратор 24, второй счетчик 25, первый элемент ИЛИ 26, триггер 27, элемент 28 задержки, второй элемент ИЛИ 29, инвертор 30, одновибратор 31.Вычислительная машина (фиг. 3) содержит процессор 32, запоминающее устройство (ЗУ) 33, интерфейс 34 (устройство связи) с устройствами 35 ввода - вывода; общую шину 36 ВМ, блок 37 приоритетного прерывания, интерфейс 38 с внешними каналами 11 и 16, содержащий регистры39 и 40.Компаратор 24 (фиг. 4) имеет схемы 41 43 сравнения, элементы И 44 и 45, элемент ИЛИ 46 (приведен пример для 12- разрядных кодов).Информационный выход ВМ 1 (фиг. 1), т. е. выход регистра 40 интерфейса,38 (фиг. 3), через информационную шину 11 подкл 1 очен к первым входам регистров 2 памяти, к установочным входам счетчиков 9 и к обнуляющим входам триггеров 6 всех каналов системы.Выходы каждого регистра 2 соединены с входами интерполятора 3 этого же канала, связанного первым выходом со своим устройством 4 станочного управления, а вторым0 15 25 20 30 40 50 55 Выходы групп элементов И 17 подключены к входам мультиплексоров 18, причем одноименные разряды этих групп собираются на отдельных мультиплексорах. Таким образом мультиплексоры 18 в зависимости от кода на своих управляющих входах коммутируют на своих выходах состояние Р; того или иного счетчика 9 блоков 5. выходомс вторым входом регистра 2 памяти и установочным входом триггера 6 блока 5 формирования кода приоритета, Установка триггера 6 соответствует запросу на обслуживание данного канала. Блок ,5 содержит также генератор 7 импульсов, через элемент И 8 подключенный к счетному входу счетчика 9. Второй вход элемента И 8 соединен с выходом триггера 6, связанного также линией 12 с соответствующим входом разрешения приема информации блока 10 выделения приоритета. Статические выходы счетчиков 9 соединены шинами 13 с соответствуюгцими информационными входами блока 10 выделения приоритета. Информационный выход блока 10 подключен шиной 16 к ВМ 1 (входам регистра 39 интерфейса 38).Выход готовности и выход аварийности блока 10 выделения приоритета соединены соответственно первой 14 и второй 15 линия. ми управления с управляющими входами ВМ 1 (первым и вторым входами блока 37 приоритетного прерывания).Для упрощения блока 10 предлагаемой системы счетчик 9 блоков 5 формирования кода приоритета выполнен не вычитающим (как в известном устройстве), а суммирукнцим. Такое решение на выявление приоритета каналов совершенно не сказывается, только ВМ производит оценку значения приоритета, исхотя из того, что наивысшему приоритету соответствует максимальное заполнение счетчика 9, а не его нулевое состояние.Все элементы данной системы могут быть выполнены на серийно выпускаемых промышленностью микросхемах (ИМС), например ИМС 155 и 589 серии, в частности регистры 2, 39 и 40 - . на ИМС 589 ИР 12; блок 37 приоритетного прерывания - на ИМС 589 ИК 15; счетчик 9 - на ИМС 155 ИЕ 7.Блок 10 выделения приоритета служит для выделения наивысшего приоритета, определения номера канала и количества каналов с этим приоритетом.Блок 10 содержит по количеству каналов группы элементов И 17 (фиг. 2), первые входы которых являются информационными входами блока 10 и связаны шинами 13 с выходами счетчиков 9. Вторые входы элементов в каждой группе объединены и являются входами разрешения приема информации в блок 10. Эти входы соединяются с выходом соответствующих триггеров 6 блоков 5.Для канала, не пославшего запрос на обслуживание (т. е. в котором не установлен триггер 6), передача состояния счетчика 9 на входы мультиплексоров 18 запрещается соответствующей группой элементов И 17. На выходах мультиплексоров в этом случае (т. е. при коммутировании состояния неподключенного счетчика 9) формируется нулевое значение.Управление мультиплексорами производится статическими выходами первого счетчика 21, на счетный вход которого через элемент И 20 поступают импульсы с генератора 19 импульсов. Статические выходы счетчика 21 соединены также и с входами регистра 22, предназначенного для хранения номера канала с наивысшим приоритетом.Выходы мультиплексоров 18 подключены к входу регистра 23 приоритета и первому входу компаратора 24. Компаратор при приходе разрешающего сигнала Е с элемента И 20 производит сравнение кодов приоритетов, поступающих с мультиплексоров (Р;) и регистра 23 (Р;). Первый выход компаратора (Р; = Р) соединен со счетным входом второго счетчика 25, а второй его выход (Р; Р;) - с управляющими входами регистров 22 и 23 и через первый элемент ИЛИ 26 подключен к обнуляющему входу счетчика 25, т. е. при превышении приоритетом, поступающего с мультиплексоров, кода, хранящегося в регистре 23, производят перезапись нового значения приоритета в регистр 23 и обнуление второго счетчика 25. В регистр 22 записывается при этом номер канала, из которого поступило это большее значение приоритета. При равенстве кодов приоритетов организуется счет числа каналов с одинаковым приоритетом во втором счетчике 25,Счетный выход первого счетчика 21 связан с установочным входом триггера 27 и через элемент 28 задержки и второй элемент ИЛИ 29 - с обнуляющими входами регистров 22 и 23, триггера 27, счетчика 21 и вторым входом первого элемента ИЛИ 26.Инверсный выход триггера 27 соединен с вторым входом элемента И 20, а прямой его выход является выходом готовности блока 10 и через первую линию 14 управления связан с первым входом блока 37 приоритетного прерывания. Выход мультиплексора 18 старшего разря. да является выходом аварийности блока 10 и помимо регистра 23 и компаратора 24 подключен также через инвертор 30 к третьему входу элемента И 20 и через одновибратор 31 - к второму входу второго элемента ИЛИ 29. Выход аварийности блока 1 О через вторую линию 15 управления связан с вторым входом блока 37.Выходы регистров 22 и 23 и второго счетчика 25 являются информационным вы 5 10 15 20 25 30 35 40 45 50 55 ходом блока 10 и соединены шиной 16 с входом регистра 39.Все элементы блока выделения приорите. та могут быть выполнены на серийно выпускаемых промышленностью микросхемах, в частности первый и второй счетчики на ИМС 155 ИЕ 7, мультиплексоры - на ИМС 155 КП 7, регистр номера канала и регистр приоритета - на ИМС 589 ИР 12, одновибратор -- на ИМС 155 АГ 1. Компаратор 24 может быть выполнен на серийных микросхемах, в частности схемы 41 - 43 сравнения - на ИМС 561 ИП 2 (фиг. 4).Система работает следующим образом.Первоначальный пуск системы и станков осуществляется оператором.Процессор 32 (фиг. 3) ВМ 1, управляя через общую шину 36 и интерфейс 34 устройством 35 ввода, осуществляет ввод с этого устройства программ обработки изделий и размещает их в ЗУ 33.Из ЗУ 33 процессор 32 выдает в интерполяторы 3 (фиг. 1) отдельные кадры программ. Интерполяторы осуществляют декодирование управляющей информации, содержащейся в кадре, и направляют сигналы унитарного кода в устройство 4 станочного управления. Связь интерполяторов 3 с ВМ 1 осуществляется через регистры 2. Таким образом, каждый интерполятор имеет буферную память, выполненную в виде регистра 2, для хранения одного кадра программы. Поэтому интерполятор без задержки может работать с двумя кадрами программы - текущим и очередным.Запрос на очередной кадр программы формирует интерполятор 3 при отсутствии или окончании отработки текущего кадра, при этом содержимое регистра 2 перезаписывается в интерполятор 3 (с этого момента кадр программы, хранившийся в регистре 2, становится текущим), а сам запрос запоминается триггером 6 блока 5 формирования кода приоритета и с его выхода по линии 12 сигнал посылается в блок 10 выделения приоритета для организации им сообщения ВМ 1 по первой линии 14 управления о требовании записи очередного кадра программы в регистр 2.Очередной кадр программы должен быть записан в регистр 2 до окончания отработки интерполятором 3 текущего (предшествующего) кадра. Таким образом допустимое время ожидания реакции ВМна запрос очередного кадра равно времени отработки кадра, хранившегося ранее в регистре 2, причем информация об этом времени заложена в самом кадре в виде коэффициента деления частоты тактирующего генератора интерполятора 3.Для организации динамического распределения приоритетов при обслуживании стан ков в момент записи кадра в регистр 2 та часть кадра, в которой заложена информация о времени его отработки, в допол 12364245нительном коде записывается в счетчик 9блока 5 формирования кода приоритета,Состояние счетчика и определяет приоритетР; данного канала управления.После окончания отработки текущего кадра и перезаписи в интерполятор 3 следующего кадра из регистра 2 установленный триггер 6 блока 5 через элемент И 8 подключает счетчик 9 к генератору 7 импульсов,имеющему частоту следования сигналов, соответствующую темпу реального процесса управления на данном станке,Если происходит задержка обслуживания ВМ данного канала, то содержимое счетчика 9 нарагцивается импульсами с генератора 7 и процесс повышения приоритета (т.е. состояние счетчика) продолжается до тех пор, пока не будет получена информация из ВМ 1. При обслуживании канала ВМ 1 обновляет содержимое счетчика 9 соответственно времени отработки кадра, вводимо.го по шине 11 в регистр 2, и обнуляет триггер 6, снимая запрос на обслуживание данного канала.Если задержка обслуживания канала близка к максимально допустимому времени ожидания реакции ВМ 1 на запрос очередного кадра, то в процессе повышения приоритета содержимое счетчика 9 наращивается до значения, в котором старший разряд счетчика становится равным единице. Этот случай считается аварийным и должен приводить к немедленному прерыванию внутримашинной работы процессора 32 и обслу живанию данного канала.Нормальный режим работы системы управления харатеризуется отсутствием подобного прерывания работы процессора.Определение приоритетов каналов по сос. тоянию счетчиков 9 с формированием триггерами 6 сигналов запроса очередного кадрадает возможность организовать сравнениеприоритетов с выделением канала, имеющего наивысший приоритет, а также осуществлять (в аварийных ситуациях) прерывание работы процессора для срочного обслуживания каналов.Процесс сравнения приоритетов осу. ществляется следующим образом.При прохождении частоты с генератора 19 (фиг. 2) импульсов через элемент И 20 на счетный вход первого счетчика 21 осуществляется его пересчет. При этом код со статических выходов счетчика 21, поступая на управляющие входы мультиплексоров 18, последовательно коммутирует на его выходах состояния счетчиков 9 всех блоков 5 формирования кода приоритета, подающиеся на мультиплексоры через соответствую,цие груп. пы элементов И 17, т.е. на выходах мультиплексоров 18 последовательно формируются значения приоритетов Рь Ръ,Р всех каналов. При этом для каналов, не требующих ввода очередного кадра (т.е. установивших триггер 6 блока 5), значение приоритетао 15 40 45 55 Р)= О. Только после установки триггера 6и появления сигнала на соответствующей линии 12 на выходах мультиплексоров коммути.руется реальное состояние счетчика 9, т.е,реальное значение приоритета данного канала.В процессе последовательного выделенияприоритетов всех каналов на мультиплексорах 18 каждое текущее значение приоритета Р) по сигналу Е с элемента И 20 сравнивается компаратором 24 с кодом Р;, хранящимся в регистре 23 (в начальный момент сравнения код в регистре 23 имеет нулевое значение Р= О). При этом коды Р иРф сравниваются схемами 41 - 43 сравнения(фиг. 4). При равенстве всех разрядов этихкодов компаратор выдает сигнал Рф= Р;с элемента И 44. Если коды Р и Р; неравны,то сравнение кодов осугцествляется, начиная со страших их разрядов. Если старшие разряды кода Р: меньше старшихразрядов кода Р, , то компаратор сразу выдает сигнал Р "( Р; с элемента ИЛИ 46.Если Р;)Р,; - сигналы с компаратораотсутствуют. В случае равенства Р;= Р;производится сравнение следуюгцих (средних) разрядов этих кодов и, если Р,. ( Р .,элемент И 45 выдает через элемент ИЛИ46 сигнал Р; ( Р, и т.д.Появление сигнала Рф( Р; на выходекомпаратора 24 (фиг. 2) вызывает перезапись большего значения приоритета Р;, поступающего с мультиплексора 18, в регистр23 приоритета, а в регистр 24 записываетсясоответствующее текущее состояние первогосчетчика 21 (т.е. номер проверяемого канала) Второй счетчик 25 при этом обнуляется через первый элемент ИЛИ 26, начиная пересчет числа каналов с одинаковымприоритетом заново. В дальнейшем приоритеты Р; следующих каналов сравниваютсяуже с новым значением кода Рф в регистре 23.Если компаратор 24 в результате сравнения выдает сигнал Р= Р;, то этим сигналом наращивается состояние второго счетчика 25. Таким образом осуществляется пересчет каналов, имеющих наивысший приоритет, равный коду, записанному в регистре 23,Выходные данные с регистров 22 и 23 исчетчика 25 по шине 16 записываются в регистр 39 интерфейса 38 ВМ 1.По окончании пересчета первого счетчика 21 (т.е. окончании сравнения приоритетов всех каналов) счетчик 21 выдает сигнал со своего счетного выхода, который устанавливает триггер 27 и поступает на эле.мент 28 задержки.При этом потенциал с инверсного выхода триггера 27 запрегцает дальнейшее прохождение частоты с генератора 19 на счет.чик 21, прерывая тем самым его пересчет.Сигнал же с прямого выхода триггера 27выхода готовности блока 10) по первой линии 14 управления поступает на первый50 7вход блока 37 (фиг. 3) приоритетного прерывания ВМ 1, информируя ВМ о завершении процесса сравнения приоритетов каналов, В этом случае процессор 32, обращаясь к регистру 39 интерфейса 38, получает для обработки данные о величине наивысшего приоритета, номере канала, имеющего этот приоритет, и количестве каналов с таким приоритетом.ВМ 1 оценивает резерв времени на обслуживание канала по значению его приоритета и количеству каналов с этим приоритетом. При малом резерве времени ВМ 1 выдает очередной кадр программы указанному каналу, обнуляя при этом его триггер 6 и устанавливая новое соответствующее состояние счетчика 9. Затем ВМ 1 возвращается к программе внутримашинной работы. При дальнейших сравнениях приоритетов каналов приоритет этого канала имеет нулевое значение приоритета до новой установки триггера 6.Сигнал со счетного выхода счетчика 21, задержанный элементом 28, поступает на первый вход второго элемента ИЛИ 29 и производит тем самым обнуление регистров 22 и 23, счетчиков 21 и 25 (через первый элемент ИЛИ 26) и триггера 27. Сигнал готовности и запрет прохождения частоты с генератора9 на счетчик 21 снимаются. Блок 10 вновь производит процесс выделения максимального приоритета. При этом в сравнении приоритетов начинают участвовать и те каналы, у которых за это время установились триггеры 6.Если в процессе наращивания приоритета в счетчиках 9 блоков 5 формирования приоритета содержимое какого-либо счетчика увеличивается до значения, в котором старший разряд счетчика становится равным единице, то при коммутировании состояние этого счетчика в процессе выделения приоритета мультиплексор 18 старшего разряда выдает сигнал аварийности.Данный сигнал по второй линии5 управ. ления поступает на второй вход блока 37 приоритетного прерывания ВМ 1, производя немедленное прерывание работы процессора 32. А так как это значение приоритета также участвует в сравнении кодов компаратором 24, то при этом аналогично описанному в регистр 22 производится запись номера соответствующего канала и процессор 32, прервавший свою работу сигналом аварийности, приступает к немедленному обслуживанию данного канала.Дальнейшее выделение приоритета в этом случае прекращается за счет подачи сигнала аварийности через инвертор 30 на элемент И 20. Так как прохождение частоты генератора 19 через элемент И 20 на счетчик 21 запрещается, то его состояние (номер канала) сохраняется и на выходах мультиплексоров 18 удерживается значение аварийного приоритета. 1 О 15 20 25 30 35 40 После обслуживания ВМ 1 аварийногоканала триггер 6 его блока 5 сбрасываетсяи код, поступающий на входы мультиплексоров8 с соответствующей группы элементов И 17, принимает нулевое значение,т.е. сигнал аварийности с мультиплексорастаршего разряда снимается, разрешая пересчет счетчика 21. Но так как при этом позаднему фронту сигнала аварийности запускается одновибратор 31, обнуляя регистры22 и 23, и счетчики 21 и 25, то пересчет начинается вновь с первого канала, обеспечивая тем самым выделение наибольшего приоритета с учетом ранее просмотренных каналов.На временной диаграмме (фиг. 5) показан пример работы блока выделения приоритета для восьми каналов,В зоне 1 диаграммы показано выделение наивысшего приоритета для случая, когда установлены триггеры 6 первого, второготретьего, четвертого, пятого, седьмого и восьмого каналов линии 12 каналов, а триггер 6шестого канала пе установлен, т.с. Р 6= О.Так как в начальный момент временикод в регистре 23 Р,"= О, то уже по Р Рфкомпаратор 24 выдает сигнал Рф( Р;, по котором обнуляется второй счетчик 25, в регистр23 записывается код Р (т. е. Рф= Р), а врегистр 22 - номер первого канала.Далее в процессе пересчета счетчика 21,так как Р. ( Р", Р,; ( Р, состояние счетчика 25 и регистзов 22 и 23 не изменяется.Затем с мультиплексоров 18 поступает кодР,== Р и компаратор 24 выдает сигналР,=- Р;, по которому увеличивается содержимос счетчика 25. По следующему коду смультиплексоров Р;, вновь выдается сигнал Рф ( Р;, обнуляя второй счетчик 25, т.е.начиная счет каналов с одинаковым приоритетом с нулевого состояния и записывая этоткод Р;, в регистр Рф= Р,-, а в регистр 22 заносится номер пятого канала.Далее сравнение приоритетов проводитсяаналогичным образом.В результате проведения выделения приоритета в регистре 22 содержится номер пятого канала, в регистр . 23 - код его приоритета Р;, а в счетчике 25 - код, указываюгций, что в системе имеется еще одинканал с таким же приоритетом.По импульсу со счетного выхода первогосчетчика 21 устанавливается триггер 27, запрещающий дальнейший пересчет и информирующий ВМ 1 на первой линии 14 управления о завершении выделения приоритета.ВМ 1 обслуживает этот канал, снимаясигнал с линии 12,;, т.е. в дальнейшем Рь=О. Спустя время 1.-, заданное элементом 28 задержки, на который подается импульс со счетного выхода счетчика 21, через элементы ИЛИ 29 и 26 производится обнуление регистров 22 и 23, счетчиков 21 и 25, и триггера 27.123 б 421 20 Фор,ла изобретения 9Процесс выделения приоритета Возбновляется (зона 11). Причем рассмотрен слуцай,когда за промежуток Ь;., устанавлива. ется триггер б шестого канала (Р= -- Рт). В результате второго выделения В регистре 23 записывается код Р 6, в регистре 22 - номер шестого канала, а счетчик 25 указывает, что В системе имеется ецс один канал с таким же приоритетом.После обслуживания шестого канала сигнал с линии )2 снимается.В зоне 111 показан слуцай, когда код Р- достиг аварийного знацения. Тогда при коммутации этго кода устанавливается сигнал аварийности по линии 15. Чальнейций пересчет счетчика 21 прекращается, и значение кода Р 7 удерживается на выходах мультиплексоров 18. Б регистре 22 записы. вается номер седьмого канала.После обслуживания ВМ 1 седьмого ка. цала си их с линии 12; снимается (зоц"ч)., т.е. Р;= О. Снимается и сигна; аварийности При этом запускается одновибратор 31, обцуляя счетчики 21 и 25 и регистры 22 и 23. Процесс Вьщслеция приоритета цаинается снячя,а, т.е. Вновь с 1)аннинк)тся Гри- ритеты первого восьмого каналов. Таким образом, введение блока Выделения приоритета позволило выявлять наивысший приоритет, номер канала с эти.л приоритеточ и коли Сствканалов, требу ю 1 цих Обслу)киВцие с таким же приоритетом. Это дат Возможность снизить затраты м я Н инноО Времени на Оп",)Ос Олоков фрмировяция кода приритета, времени Выяв леция максимальног приоритета, а также времени определения резерва по Обслужи. вацию, т.с. резко увеличивается время, КО- торое може быть тнедедецо для реализации вцутримацгинцых программ, чтс в итоге повышает быстродействие системь и даст возможноть расНирить сеть об)служивасмых станков. 1. 1 ногканальная система программно:управления станками, содержащая вычисли тельнук) маНину и н каждом кацле уц равлеция блок формирования кода;рири- я тета, репсгр памяти, ицтерполятор и устройство станцного управления, цриче.л информпинный Выхсд Вычислительной машины содине: В к)кдО канал уц)я аления с информциццы ьходом с)дока формирования ко 1 приоритета и с лнформяцинцым 5 с Входом реНсзр Намти, информ а пион ь 1 ь Й ВЫХОД КОТРОГССДИЦЕН С ПнфОРМЯЦИОН- ным Входом ицтерцолятора, первый выхоз которого соединен с зходом устройства станочного управления, а второй выход -- с уцг равляюцвим входом регистра памяти и с управляюцим входом блока формирования кода приоритега. Отлчающаяся тем, что, с целью повышения бысгродйствия системы и сокращения числа программ, в нее введен блок выделения приоритета, информационные и управляющие входы которого соединены в каждом канале управления соответственно с информационным и управляк)- щим выходами блока формирования кода приоритета, а В первый и второй управляющие и ицформационный выходы соединены соответственно с первым и вторым управляющими и информационным входами вычислительной машины.,. Система по и. 1. отличающаяся тем, цто блок выделения приоритета содержит по количеству каналов группы элементов И, первые входы каждого разряда которых являются и;формационными входами блока, вторые входы каждой группы элементов И объединены и являются управляющими входами глока, по количеству разрядов этих руп элементов И мультиплексоры, информагио Ныс входы которьх соединены с выходами сооВетств"чюднх оазряпОВ каждой группы элсмецтов И, генератор импульсов, эле лент И, двя счетчика, регистр номера капала, регистр приоритета, компаратор, два элемента ИЛИ, триггср, элемент задержки, ицвертор, Одцовибратор, вход которого объединен с Входом инвертопа и выходом мультиплексора старшего разряда, являющимся вторым уравляк)щим выходом блока, а выход соединен с вторым в:одом второго элеме.та И.1 И, выход которого объединен с первым Входом первогс элемента ИЛИ и входами Обцут ния регистра номера канала, регистра;п)иоритета, первого счетчика и триггера, а первый Вход которого соединен с Выходом элемета задержки, вход которого соединен с входом установки триггера в единичное состоянис и с выходом переполне 1 ия первого счетчика, информационный выход которого соединен с информационным входом регистра номера канала и упразляющими вхдами мультиплексоров, выходы кс)горых соединены с информационным входм регистра приоритета и первым информа:,инны;л входом компаратора, второй информацинный вход которого соединен с информционцым вьходом регистра приоритета, первый вьхд - со сцетным входом второго с етчика, а второй Выходс управляюаими 1;ходами регистра номера канала и .)егистра приоритета и с Вторым входом первого элемента ИЛИ, выход которого соед.Сц с Входом обнуления второго счетчика, вы:Од ге;1 ергтора импульсов соединен с перцьм Входм элемента И, выход которого сое. дицец с счетным входом первого счетчика и у.раРлек)п;им Рходом компарятора, третий Вход -- с инвертором. а второй Вход - - с ицверсцым Вьходом триггера, прямой зыход которого является первым управляющим выходом блока, информационные Выходы регистра номера канала, регистра приоритета и второго счетчика являются г;)уппами цц 1)рпионого выхода блка1236424 Д й да Щг СосГа витеь В. КьТорси И Верееирж 835БНИИПИ Государственного комипо делам изобретений и от3035, Москва, )К - 35, Раун)снаяал ПП Патент, " У)кгэрод.