Устройство для контроля и индикации параметров импульсных сигналов

31/28 ГОС ОБ ИЯ Т ЕЛЬСТ УСОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК АРСТВЕННЫЙ КОМИТЕТ СССР ЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ И Н АВТОРСКОМУ СВИДЕ 09) (И) б 0 4 С 05 В 23/02; ВСГСОЮЗИЬр;,.) с;е,у)ЦВИЬЛИОТЕИ(46) 15. 12.85. Бюл. 9 46 (71) Гомельское специальное конс рукторско-технологическое бюро сейсмической техники с опытным производством(56) Авторское свидетельство СССР И 951244, кл. С 05 В 23/02, 1982.Авторское свидетельство СССР У 888078, кл. 0 05 В 23/02, 1980. (54)(57) 1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ИНДИКАЦИИ ПАРАМЕТРОВ ИМПУЛЬСНЫХ СИГНАЛОВ, содержащее коммутатор, счетчик времени, блок управления, счетчик, первые выходы которого соединены с адресными входами первого блока памяти, и усилители, соединенные с входами устройства, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства, в него вве. дены формирователи импульсов, шифратор номера канала, второй блок памяти, формирователь сигналов разрешения записи, первый дешифратор, цифровой индикатор, ключилогический блок, делитель частоты и кварцевый генератор), выходы усилителей соединены с первыми входами соответствующих формирователей им,пульсов, выходы которых соединены с соответствующими первыми входами коммутатора, вторые входы - с соответствующими вторыми входами коммутатора, соответствующими вторыми входами устроиства и соответствующими первыми входами блока уп-, равления, соединенного первыми выходами с входами. разрешения считывания первого блока памяти, вторым выходом - с первым входом логического блока, третьим выходом - с вторым входом логического блока и первым входом формирователя разрешения записи, четвертым выходом - с вторым входом формирователя разрешения записи, пятым выходом - с третьим входом формирования разрешения записи, шестым выходом - с управляющим входом счетчика времени, вторым входом - с первым выхо" дом счетчика времени, третьим входом - с управляющим входом первого блока памяти, первым управляющим С". входом второго блока памяти и первым выходом формирователя разрешения записи, четвертым входом - с вторым выходом счетчика, пятыми входами - с.)вел выходами логического блока и соответствующими входами ключей, соединенных выходами с соответствующими первыми входами цифрового индикатора, соединенного вторыми вхо 1 дами с выходами первого дешифратора, соединенного входами с соответствую-, щими выходами первого и второго блоков памяти, соединенными с соответствующими пятыми входами логического блока, первый выход делителя частоты . ф соединен со счетным входом счетчика времени, вход - с выходом кварцевого генератора, второй и третий выходы соответственно с третьим и четвертым входами логического блока, четвертый выход - с третьим входом коммута.тора, соединенного выходами с соот 11ветствующими входами шифратора номе"ра канала и четвертыми входами формирователя разрешения записи, соединенного вторым выходом со счетнымвходом счетчика, третьим выходом -с вторым управляющим входом второгоблока памяти, соединенного информационными входами с выходами шифратора номера канала адресные входы второго блока памяти соединены с первыми выходами счетчика, информационныевходы первого блошка памяти соединены с вторымивыходами счетчика времени.2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления содержит кнопку, соединенную первым выводом с общей шинойустройства, вторым и третьим выводами соответственно с к -и Б - входами 5 -триггера, соединенногопрямым выходом с первым входом первого элемента И-НЕ, соединенного выходом с четвертым выходом блока управления, вторым входом - с вторымвыходом блока управления и прямымвыходом первого 2 -триггера, соединенного О -входом с шиной питанияустройства, 5 - и С -входамисоответственно со вторым и четвертымвходами блока управления, 1 -входом - с выходом первого элемента НЕ,инверсным выходом - с пятым выходомблока управления и первым входомпервого элемента ИЛИ-НЕ, соединенного выходом с первыми входами вторых элементов И-НЕ, соединенных выходами с соответствующими первымивыходами блока управления, вторымивходами - с выходами соответствующих третьих элементов И-НЕ, соединенных первыми входами.с прямым выходом первого 2 -триггера, вторымивходами с соответствующими пятымивходами блока управления, третийвход которого соединен с вторымвходом первого элемента ИЛИ-НЕ, первые входы - с соответствующими входами первого элемента И, соединенного выходом с шестым выходом блока управления и с входом первогоэлемента НЕ,3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что коммутатор содержит второй счетчик, соединенный счетным входом с третьим входом коммутатора, 1 -входами с общей шиной устройства, выходами с соот 98463ветствующими входами второго дешифратора, соединенного выходами со вхо.дами соответствующих вторых элементов НЕ, соединенных выходами с первыми входами соответствующих четвертых элементов И-НЕ, соединенныхвторыми входами с соответствующимипервыми входами коммутатора, третьими входами с инверсными выходамисоответствующих вторых 3 -триггеров,выходами - с С -входами соответствующих вторых Э -триггеров, соединенных 2 -входами с шинами питанияустройства, 1 -входами - с соответствующими вторыми входами коммутатора, выходы четвертых элементовИ-НЕ соединены с соответствующимивыходами коммутатора,4. Устройство по и. 1, о т. л ич а ю щ е е с я тем, что формирователь разрешения записи содержитвторой элемент ИЛИ-НЕ, соединенныйпервыми входами с соответствующимичетвертыми входами формирователяразрешения записи, вторыми входами -с вторыми входами формирователя разрешения записи, выходом - со вторымвыходом формирователя разрешениязаписи и с первым входом пятого элемента И-НЕ, соединенного вторымвходом с третьим входом формирователя разрешения записи и с первым входом третьего элемента ИЛИ-НЕ, соединенного вторым входом с первым выходом формирователя разрешения записи и с выходомпятого элементаИ-НЕ,выходом - с первым входом шестогоэлемента И-НЕ, соединенного вторымвходом с первым входом формирователяразрешения записи, выходом - стретьим выходом формирователя разрешения записи,5, Устройство по п. 1, о т л ич а ю щ е е с я тем, что логический блок содержит мультиплексор, соединенный первыми информационными входами с шиной питания устройства, вторыми информационными входами - с. общей шиной устройства, адресными входами - с соответствующими пятыми входами логического блока, соединенного первым входом с первые входом седьмого. элемента И-НЕ, вторым входом - с первым входом восьмого эле-мента И-НЕ и первым входом третьего дешифратора, четвертым и третьим ;входами - соответственно со вторым и третьим входами третьего дешифратора, соединенного выходами с выходами логического блока, четвертым входом - с выходом седьмого элемента И-НЕ, соединенного вторым входом с выходом восьмого элемента И-НЕ, соединенного вторым входом с выходом мультиплексора.6. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формиро 1198463ватель содержит элемент согласования", соединенный входом с первым входом формирователя, выходом - с С -входом третьего Э -триггера, соединен.ного Р -входом с шиной питания устройства и выводом питания элемента согласования, К -входом - со вторым входом Формирователя, выходом - с выходом формирователя.Изобретение относится к автоматике и вычиелительной технике и может быть использовано для контроля временных параметров.Цель изобретения - расширение функциональных возможностей устройства.На фиг. 1 приведена блок-схема устройства; на фиг. 2 - схема формирователя, на Фиг. 3 - схема коммутатора, на фиг. 4 - схема логического блокаф на Фиг. 5 - схема блока управления," на Фиг. 6 - схема Формирователя разрешения записи. Устройство содержит усилители 1, Формирователи 2 импульсов с выходами 3, коммутатор 4, шифратор 5 номера канала, формирователь 6 разрешения записи, первый выход 7, первый блок 8 памяти, второй блок 9 памяти, блок 10 управления, второй выход 11 формирователя 6 раз.решения записи, счетчик 12 адреса, выходы 13 второго блока 9 памяти, логический блок 14, первый.дешифратор 15, цифровой индикатор 16, ключи 1 с выходами 18, выходы 19 логического блока 14, первые выходы 20 блока 10 управления, счетчик 21 времени, первый вход 22 делителя 23 частоты с четвертым 24, третьим 25 и вторым 26 выходами, третий 27, второй 28, четвертый 29 и пятый 30 выходы блока 10 управления, первый выход 31 счетчика 12 адреса, второй вход 32 блока 10 управления, шестой выход 33 блока 1 О управления, вторые входы 34 блока 10 управления, выход 35 кварцевого генератора 36, элемент 37 согласования, третий 3 -триггер 38, второй счетчик 39,Ъвторой дешифратор 40, вторые элементы НЕ 41, четвертые элементы И-НЕ 42,вторые З -триггеры 43.1-43 и муль)типлексор 44, восьмой 45 седьмой5 46 элементы И-НЕ, третий дешифратор 47, 1 Б-триггер 48, кнопку 49)первый элемент И-НЕ 50, первый элемент И 51, первый элемент НЕ 52,первый 3 -триггер 53, третьи эле 0 менты И-НЕ 54, первый элементИЛИ-НЕ 55, вторые элементы И-НЕ 56,второй элемент ИЛИ-НЕ 57 пятый элемент И-НЕ 58, третий элемент ИЛИ-НЕ.59, шестой элемент И-НЕ 60, выходы15 61 коммутатора 4, выход 62 формирователя 6 разрешения записи и первыевходы 63,Устройство имеет два режимаработы: одновременное измерение не 20 скольких временных интервалов и по"следовательное измерение,В исходном состоянии кнопка 49блока 10 управления задает низкий. уровень на-вход триггера 48, вы 25 сокий логический уровень с инверсного выхода 27 б -триггера 48 блока10 подается на логический блок 14 иотпирает в формирователе 6 разрешения записи элемент И-НЕ 60,30Контролируемый временной интервал представляется в виде поочередных импульсов "Пуск", поступающих с входов 34 устройства на входы обнуления формирователей 2 и коммутатора 4 и на входы блока 10 управления, и импульсов "Стоп", поступающих на входы усилителей 1. При одновременном измерении не. скольких временных интервалов устрой ство работает следующим образом.3 11Входы 34 "Пуск" соединены электри-чески. В момент поступления импульса ",Пуск" по входу 34 происходитобнуление З -триггеров 38, 43, 1-43.я.и 53, а с выхода элемента И 51 ивыхода 33 блока 10 управления - счетчика 21 времени, который начинаетотсчет времени. Низким логическимуровнем с прямого выхода 28 3 -триггера 53 блока 1 О управления запирается элемент И-НЕ 46 в логическимблоке 14 и индикация запрещается,Низкие логические уровни с прямыхвыходов Р -триггеров 48 и 53 поступают на входы элемента И-НЕ 50,с выхода которого высокий логическийуровень (с выхода 29 блока 10 управления) разрешает прохождениеимпульсов с выходов 61 коммутатора4 через элемент ИДИ-НЕ 57 в формирователь б разрешения записи. Низкий логический уровень с прямоговыхода 3 -триггера 53, пройдячерезэлементы ИЛИ-НЕ 54, отпирает элементы И-НК 56, а высокий логическийуровень с инверсного выхода 3 -триггера 53 отпирает элемент 55 ИПИ-НЕ.Тем самым дается разрешение на прохождение импульсов с выхода 7 формирователя 6 разрешения записи через элемент ИЛИ-НЕ 55 и И-НЕ 56и с выходов 20 блока 10 управленияна входы разрешения считывания блока8 памяти,С выхода 30 блока 10 управления высокий логический уровень поступает на вход формирователя 6 разрешения записи, открывая элементы И-НЕ 58 и ИЛИ-НЕ 59. Импульсы высокой частоты с делителя 23 частоты(с его выхода 24) поступают на коммутатор 4 и пройдя через счетчик 39, дешифратор 40 и элементы НЕ 41, производят поочередный опрос элементов И-НЕ 42; По окончании измеряемых интервалов на входные усилители с входов 63 поступают импульсы "Стоп" от контролируемых устройств, после усиления поступающие на входы формирователей 2 импульсов, и, пройдя через элементы 37 согласования, переводят соответствующие Э -триггеры 38 в состояние с высоким логическим уровнем, который с выходов 3 подается на входы коммутатора 4.Тем самым разрешается прохождение онрашивающего импульса с соответствующего элемента 41 НЕ через эле 98463 мент И-НЕ 42 на счетный вход соответствующего 3 -триггера 43, а такжес выходов 61 на входы шифратора 5номера канала и формирователя бразрешения записи. По заднему фронту опрашивающего,импульса с выходов элемента НЕ 41 соответствующий Р-триггер 43 переключается и нулевым уровнем с инверсного выхода дает запрет на элементИ-НЕ 42. Шифратор 5 номера канала 1 О преобразует позиционный код сработавшего канала, записанный в триггерах 43 в двоично-десятичный и подаФет его на информационные входы второго блока 9 памяти, Одновременноопрашивающий импульс с выхода элемента И-НК 42 поступает на один иэ 20входов формирователя б разрешениязаписи и пройдя через элемент ИЛИ-НЕ57 и И-НЕ 58, поступает с выхода 7на входы разрешения записи блоков8 и 9 памяти, а также на вход блока10 управления и, пройдя через элементы 55 и 56 с выходов 20 поступаетна входы разрешения считывания блока 8 памяти. С выхода элементаИ-НК 58 через элементы ИЛИ-НЕ 59,И-НЕ 60 и выход 62 опрашивающийимпульс поступает на вход разрешениясчитывания блока 9 памяти. Происходитзапись номера сработавшего каналав блок 9 памяти и соответствующейему длительности временного интер вала со счетчика 21 времени в блок 8памяти. С выхода формирователя бна счетный вход счетчика 12 поступаетопрашивающий импульс, по заднему фронтукоторого счетчик 12 переключается 40 и на выходах его разрядов формирует-ся адрес следующих ячеек памятиблоков 8 и 9. Таким образом, происходит запись в память блоков 8 и 9всех номеров сработавших каналов 45 и соответствующих им длительностейвременных интервалов, при этом каждому каналу присваивается свой адрес, по которому его номер и соответствующая ему длительность вре менного интервала фиксируетсяв блоках 8 и 9 памяти, Счетчик 21времени досчитывает до заполнения,при этом на выходе его последнегоразряда появляется импульс, посту .пающий с выхода 32 на четвертыйвход блока 10 управления и на8 -вход Э -триггера 33, устанавливая его в состояние с нулевым5 11984логическим уровнем на инверсном выходе, который с выхода 30 поступаетна вход формирователя б разрешениязаписи и запирает элемент И-НЕ 58.Дальнейшая запись в блоки 9 и 8 па-5мяти запрещается, Высокий логический уровень с прямого выхода2-триггера 53 отпирает элементы50 и 54, а также с выхода 28 поступает на стробирующий вход логичес Окого блока 14, отпирая элементИ-НЕ 46. Низкий логический уровеньс инверсного выхода 2 -триггера 53,пройдя через элемент ИЛИ-НЕ 55,отпирает элементы 56, при этом разрешается прохождение сигналов с выхода логического блока 14 (выходы19) через элементы 54 блока 10 управления и с выходов 20 на входы разрешения считывания блока 8 памяти. 20 Считывание записанной информациипроисходит следующим образом. Когда кнопка 49 в блоке 10 управ-.11 1125 ления задает О на 1 -вход триггера 48, с выхода 27 дается разрешение на стробирующий вход логического блока 14, где отпирается элемент И-НЕ 45, и на второй стробирующий вход дешифратора 47. При этом разреЗО шается индикация номера канала. Сигнал разрешения с выхода 27 открывает также элемент И-НЕ ЬО в формирователе 6 разрешения записи, с выхода которого низкий логический уровень поступает на вход разрешения считывания из .блока памяти 9, с выходов 13 которого двоично-десятичный код номера канала поступает на , входы дешифратора 15 и на вход логического блока:14, поступая на управляющие, входы мультиплексора 44, на выходе которого при наличии информации в адресованной ячейке блока 9 памяти появляется низкий логи ческий уровень, который, пройдя через элементы И-НЕ 45 и 46 отпирает дешифратор 47, на входы которого с выходов 25 и 26 делителя 23 частоты поступают импульсы. Позиционный код с выходов дешифратора 47 управляет ключами 17, которые поочередно с выходов 18 включают разряды цифрового инцикатора 16, на информационные входы которого подан код с вы хода дешифратора 15. На цифровом индикаторе 16 высвечивается номер первого сработавшего канала. 63 6При переводе кнопки 47 в положение задания нуля О -вход 28-триггера 48 устанавливается в " 1" и низкий логический уровень с его инверсного выхода 27 поступает на второй вход формирователя б разрешения записи, запирая элемент И-НЕ 60, тем самым запрещая считывание информации из блока 9, а также поступает на вход логического блока 14, запирая элемент И-НЕ 45, тем самым отключая мультиплексор 44. уровень с выхода 27 блока 10 управления подает. ся на вход дешифратора 47, разрешая. его работу, С выхода дешифратора 47 и выходов 19 логического блока 14 позиционный код управляет через ключи 17 разрядами цифрового индикатора 16, а также подается на входы блока 10 управления и, пройдя через элементы И-НЕ 54 и 56, с выходов 20 подается на входы блока 8 памяти и осуществляет подекадный опрос блока 8 памяти. С выходов 13 блока 8 памяти информация поступает на дешифратор 15 и, пройдя через него, в виде кода поступает на цифровой индикатор 16, а так как подекадный опрос первого блока 8 памяти производится согласованно с включением разрядов цифрового индикатора 1 Ь, то происходит динамическая индикация длительности измеренного интервала времени, соответствующего контролируемому каналу. Для контроля следующих каналов кнопка 49 в блоке 10 управления переводится в исходное положение, 5 -триггер 48 переключается в положение с низким логическим уровнем .на прямом выходе. Перепад через элемент И-НЕ 50 с выхода 29 поступает на вход формирователя б разрешения. записи и пройдя через элемент ИЛИ-НЕ 57, с выхода 11 попадает на счетный вход счетчика 12 и переключает его в следующее состояние, при этом происходит индикация номера следующего канала, Кнопку 49 переключают до тех пор, пока не будут считаны все номера каналов и соответствующие им длительности интервалов. При поочередном измерении временных интервалов команда "Пуск" на входы 34 задается так же, как и при па- . раллельном измерении, а импульс 11 1Стоп поступает на входы усилителей 1 только по одному каналу в 1каждом цикле измерения. Затеи сноваподается импульс "Пуск" и производится измерение временного интервала по тому же каналу или по любомудругому. После проведения цикловизмерения, определяемых объемомзапоминающих устройств, производится считывание информации также, как и при параллельном измерении. Таким образом, предлагаемое устройство позволяет автоматически определять номер канала и относящуюся к нему длительность временного интервала и производить одновременное измерение временных интервалов по нескольким каналам, следовательно, существенно расширяются его функциональные возможности.,Редактор Л,Пчел Тираж 862 ВНИИПИ Государственного комите по делам изобретений и открыт 113035, Москва, Ж, Раушская