Система связи с дельта-модуляцией

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9 1 4(5 Н 03 М 3/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ1,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) СИСТЕМА СВЯЗИ С ДЕЛЬТАМОДУЛЯЦИЕЙ, состоящая из соединенных через канал связи передающейчасти, содержащей кодер, выполненный из вычитающего блока, первыйвход которого соединен с входом кодера и входом передающей части, Двоичного модулятора, вход которогосоединен с выходами вычитающего блокаи интегратора, выход которого подключен к второму входу вычитающегоблока, а вход; соединен с выходомдвоичного модулятора и выходом кодера, два оперативно-запоминающих устройства, информационные входы которых соединены с выходом кодера, коммутатор, к первому и второму входамкоторого подключены выходы соответственно первого и второго оперативно-запоминающих устройств, формирователь управляющих сигналов,первые, вторые и третьи выходы которого подключены к управлякщим входам соответственно первого и второгооперативно-запоминающих устройств икоммутатора, синхронизатор, первыйвыход которого поключен к первомувходу формирователя управляющих сигналов, и приемной части, содержащей два оперативно-запоминающих устройства, информационные входы которыхсоединены с входом приемной части,коммутатор, к первому и второму вхо"дам которого подключены выходы соответственно первого и второго оперативно-запоминающих устройств, фор"мирователь управляющих сигналов,первые, вторые и третьи выходы которого подключены к управляющим вхо"дам соответственно первого и второгооперативно-запоминающих устройстви коммутатора, синхронизатор, входкоторого соединен с входом приемнойчасти, а первый выход подключен кпервому входу формирователя управляющих сигналов, а также декодер,выполненный иэ соединенных последовательно интегратора и фильтра низких частот, выход которого подключен к выходу приемной части, о т -л и ч а ю щ а я с я тем, что, сцелью повышения достоверности передаваемой информации,в передающуючасть введены аналого-цифровой и цифроаналоговый преобразователи, регистр, вентиль и блок стробирования,а в приемную часть - цифроаналоговый преобразователь, регистр, двавентиля и блок стробирования, причем в передающей части вход аналогоцифрового преобразователя соединенс входом передающей части, выходы егоподключены к соответствующим входамрегистра и цифроаналогового преобразователя, выход которого подключенк дополнительному входу интеграторакодера через вентиль, управляющийвход которого соединен с четвертым выходом формирователя1)63476 10 15 управляющих сигналов, пятые выходы которого подключены к управляющим входам регистра, выход которого соединен с третьим входом комгмутатора, выход которого подключенк входу блока стробирования, выходкоторого соединен с выходом передающей части, а управляющий вход - сшестым выходом формирователя управляющих сигналов, второй вход которогосоединен с вторым выходом синхронизатора и тактовыми входами аналогоцифрового и цифроаналогового преобразователей и двоичного модуляторакодера, кроме того, в приемной частивыход коммутатора подключен к входублока стробирования, выход которогочерез первый вентиль подключен к. вхоИзобретение относится к импульсной технике и может быть использовано для передачи аналоговых сигналов цифровым способом.Известна система связи с дельта- модуляцией, состоящая из соединенных через канал связи кодирующей части, содержащей блок вычитания, двоичный модулятор, интегратор, три вентиля, синхронизатор, делитель частоты и блок стробирования и декодирующей части, содержащей синхронизатор, вентиль, делитель частоты, блок стробирования и соединенные последовательно интегратор и фиксатор низкой частоты )1 .Недостатком .этой системы является большое время, необходимое для кор- . рекции ошибок от воздействия помех и кратковременных: перерывов в передаче.Наиболее близкой по технической сущности к изобретению является система связи с дельта-модуляцией, состоящая из соединенных через канал связи передающей части, содержащей кодер, выполненный из вычитаю- щего блока, первый вход которого соединен с входом кодера и входом передающей части, двоичного модулятора, вход которого соединен с выхо". дами вычитающего блока и иитегратоду интегратора декодера, а дополнительный вход интегратора декодера соединен с выходом второго вентиля,вход которого подключен к выходу цифроаналогового преобразователя, а управляющий вход - к управляющему входупервого вентиля и четвертому выходу формирователя управляющих сигналов, пятый и шестой выходы которого соединены с управляющими входами соответственно регистра и блока стробирования, при этом второй и третий входы,формирователя управляющихсигналов соединены соответственно с вторыми третьим выходамисинхронизатора,вход которого соединен с входомрегистра, выходы.которого подключены к входам цифроаналогового преобразователя. ра, выход которого подключен к вто-, рому входу вычитающего блока, а вход соединен с выходом двоичного модулятора и выходом коцера, два опера" тивно-запоминающих устройства, информационные входы которых соединены с выходом кодера, коммутатор, к,первому и второму входам которогоподключены выходы соответственно . первого и второго оперативно-запоминающих устройств, формировательуправляющих сигналов, первые, вторые и третьи выходы которого подключены к управляющим входам соответственно первого и второго оперативно-запоминающих устройств и коммутатора, синхронизатор, первый выходкоторого подключен к первому входу формирователя управляющих сигналов, и приемной части, содержащей два оперативно-запоминающих устройства, информационные входы которых соеди" иены с входом приемной части, коммутатор, к первому и второму входам которого подключены выходы соответственно первого и второго оперативно-запоминающих устройств, формирователь управляющих сигналов, первые, вторые и третьи выходы которого подключены к управляющим входам соот- . ветственно первого и второго оперативно-запомииасщих устройств и ком1,163476 4нен с входом приемной части, а первыйвыход подключен к первому входу формирователя управляющих сигналов, атакже декодер, выполненный из соеди 5 ненных последовательно интегратора ифильтра низких частот, выход которогоподключен к выходу приемной части,в передающую часть введены аналогоцифровой и цифроаналоговый преобразо-1 О ватели, регистр, вентиль и блок стробирования, а в приемную часть - цифроаналоговый преобразователь, регистр,два вентиля и блок стробирования,мутатора, синхронизатор, вход которого соединен с входом приемной части, первый выход подключен к первому входу формирователя управляющих сигналов, а также декодер, выполненный из соединенных последовательно интегратора и фильтра низких частот, выход которого подключен к выходу приемной части 2 .Недостатком известной системы связи является невысокая достоверность информации, передаваемой с помощью дельта-модуляции в условиях помех в канале связи и кратковремен ных перерывов в передаче.15Цель изобретения - повьппение достоверности передаваемой информации.Цель достигается тем, что в системе связи, состоящей из соединен-. ных через канал связи передающей час- О ти, содержащей кодер, выполненный из вычитающего блока, первый вход которого соединен с входом кодера и входом передающей части, двоичного модулятора, вход которого соединен с выходами вычитающего блока и интегратора, выход которого подключен.к второму входу вычитающего блока, а вход соединен с выходом двоичного одулятора и выходом кодера, два 30 перативно-запоминающих устройства, информационные входы которых соединены с выходомкодера,коммутаторк первомуи второму входам которого подключены выходы соответственно первого и вто-з 5 рого оперативно-запоминающих уст-. ройств, формирователь управляющих сигналов, первые, вторые и третьи выходы которого подключены к управляющим входам соответственно первого и 40 второго оперативно-запоминающих устройств икоммутатора,сйихронизатор, первый выход которого подключен к первому входуформирователя управляющих сигналов,и приемной части, содержащей "45 два оперативно-запоминающихустройства,информационные входыкоторых соеди .иены, с входом приемной части, коммутатор, к первому и второму входам которого подключены выходы соответст венно первого и второго оперативноэапоминающих устройств, формирователь управляющих сигналов, первые, вторые и третий выходы которого подключены к управляющим входам соответ-Я ственно первого и второго оперативно- запоминающих устройств и коммутатора, синхронизатор, вход которого соедипричем в передающей части вход аналого-цифрового преобразователя соединен с входом передающей части, вы"ходы его подключены к соответствующим входам регистра и цифроанало-гового преобразователя, выход которого подключен к дополнительномувходу интегратора кодера через вентиль, управляющий. вход которого соединен с четвертым выходом формирователя управляющих сигналов, пятыевыходы которого подключены к управляющим входам регистра, выход кототорого соединен с третьим входомкоммутатора, выход которого подключен к входу блока стробирования,выход которого соединен с выходомпередающей части, а управляющийвход - с шестым выходом формирователя управляющих сигналов, второй входкоторого соединен с вторым выходомсинхронизатора и тактовыми входамианалого-цифрового и цифроаналогового преобразователей и двоичногомодулятора кодера, кроме того, вприемной части выход коммутатораподключен к входу блока стробирования, выхоп которого через первыйвентиль подключен к входу интегратотора декодера, а дополнительныйвход интегратора декодера соединен,с выходом второго вентипя, вход которого подключен к выходу цифроаналогового преобразователя, а управляющий вход - к управляющему входупервого вентиля и четвертому выходуформирователя управляющих сигналов,пятый и шестой выходы которого сое-динены с управляющими входами соответственно регистра и блока стробирования при этом второй и третий ,входы формирователя управляющих сигналов соединены соответственно с вторым и третьим выходами.синхронизато-,ра, вход которого соединен с входомрегистра, выходы которого подключены к входам цифроаналогового преобразователя,На фиг. 1 приведена блок-схемасистемы связи; на фиг. 2 - диаграммыего работы.Система связи с дельта-модуляцией,(фиг. 1 состоит иэ передающейчасти 1, приемной части 2 и соединяющего их канала 3 связи. Передающая часть 1 содержит кодер 4, сос"тоящий из вычитающего блока 5, двоичного модулятора 6 и интегратора 7,вентипь 8, аналого-цифровой преобразователь (АЦП ) 9, синхронизатор10, цифроаналоговый преобразователь(ЦАП 11, формирователь 12 управляющих сигналов (ФУС), первое и второеОЗУ 13 и 14, регистр 15, коммутатор16 и блок 17 стробирования. Вход передающей части 1 соединен с первымвходом вычитающего блока 5 кодера 4и входом АЦП 9Выход вычитающегоблока 5 соединен с входом двоичногомодулятора 6, выход которого соединен с выходом кодера 4 и входом интегратора 7, выход которого подключен к второму входу вычитающего блока 5,К дополнительному входу интегратора 7 кодера 4 подключен выход вентиля 8, с входом которого соединен вы"ход ЦАП 11, Входы последнего соединены с соответствующими входами регистра 15 и соответствующими выходами АЦП 9. Первый выход синхронизатора 10 соединен с первым входом ФУС12, а второй выход синхронизатора10 подключен к второму входу ФУС 12и управляющим входам АЦП 9, ЦАП 11и двоичного модулятора 6 кодера 4.Выход кодера 4 подключен к информационным входам ОЗУ 13 и 14, выходыкоторых подключены соответственно кпервому и второму входам коммутатора16, выход которого подключен к входублока 17 стробирования, выход которого соединен с выходом передающей части 1, Первые, вторые и третьи выходыФУС 12 подключены к управляющим входам соответственно первого и второгоОЗУ 13 и 14 и коммутатора 16, третийвход которого соединен с выходом регистра 15. Четвертый выход ФУС 12соединен с управляющим входом вентиля 8, пятые выходы ФУС 12 подключенык управляющим входам регистра 15, ашестой выход ФУС 12 соединен с управляюшим входом блока 17 стробирования.Приемная часть 2 содержит первое 5 и второе ОЗУ 18 и 9, синхронизатор20, регистр 21, ФУС 22, ЦАП 23, коммутатор 24, блок 25 стробирования,первый вентиль 26, декодер 27, состоящий из интегратора 28 и фильтра О 29 низких частот (ФНЧ) и второй вентиль 30. Вход приемной части 2 подключен к информационным входам ОЗУ18 и 19 и входам синхронизатора 20 ирегистра 21. Выходы ОЗУ 18 и 19 под ключены соответственно к первому ивторому входам коммутатора 24, к выходу которого подключены соединенные последовательно блок 25 стробирования, первый вентиль 26, интегра тор 28 и ФНЧ 29, выход которого соединен с выходом декодера 27 и выходомприемной части 2. Выходы регистра 21соединены с соответствующими входами ПАП 23, выход которого через вто рой вентиль 30 подключен к дополнительному входу интегратора 28. Первый, второй и третий выходы синхронизатора 20 соединены с соответствующими входами ФУС 22, первые и вто- ЗО рые выходы которого подключены куправляющим входам соответственнопервого и второго ОЗУ 18 и 19, аф третий, четвертый, пятый и шестойвыходы ФУС 22 соединены с управляюЗ 5 щими входами соответственно коммутатора 24, вентилей 26 и 30, регистра21 и блока 25 синхронизации.Принцип работы системы связи основан на попеременной записи в пере дающей части 1 кодируемой с помощьюдельта-модуляции информации в ОЗУ 13или 14 с тактовой частотой Р,(фиг, 2), После записи М тактовимпульсной дельта-модулированной после довательности, например, в первоеОЗУ 13 (фиг. 2 а) следующие М тактовзаписываются во второе ОЗУ 14(фиг. 2 б). Тем временем информацияиэ первого ОЗУ 13 считывается с так тояой частотой РР 4, в результатечего происходит сжатие сигнала вовремени. Затем точно также считывается информация из второго,ОЗУ 14, когда ОЗУ 13 работает в режиме записи, 55 Образующееся при считывании окно используется для передачи сигнала коррекции. В приемной части 2 записьпринятой информации производится стактовой частотой Гж попеременнон ОЗУ 8 и 19 (фиг. 2 н, г), а считьнание из этих ОЗУ (также попеременно) производится с частотой РР Информация, принятая н интервале, соответствующем временному окну, ис пользуется для коррекции декодируемой информации.На фиг. 2 приведены временные диаграммы работы системы связи: а - тактовые импульсы с частотой 10 Р (ТИ Р 1); б - тактовые импульсы с часоой Р(ТИ Р ); н - ипульс управления коммутатором 16 или 24 для попеременного подключения ОЗУ 13 и 14 или 18 и 19; г - импульс 15 управления коммутатором 16 для подключения регистра 15; д - импеьс управлення вентилями; е - импульс выбора режима регистра 15 (логической единице соответствует последова О тельная, а логическому нулю - параллельная работа); ж - тактовые импульсы регистра 15; з - тактовые импульсы регистра 21; и - тактовые импульсы блока 17 стробирования : 25 (инвертированные ТИ Р ); к- тактовые импульсы блока 25 стробирования (инвертированные .ТИ Р ).Система связи работает следующим ЗО образом,В передающем устройстве 1 входной аналоговый сигнал О от источника сообщения сравнивается в вычитающем устройстве 5 с аппроксимирующим напряжением Ц.1. Разностный сигналБ= О- Б подается на двоичный модулятор 6, который принимает. решение о знаке сигнала, На его выходе в соответствии со знаком этого сигнала 4 О формируется последовательность прямоугольных импульсов, где импульсам соответствуют интервалы времени, в течение которых входной сигнал превышает аппроксимирующий, а паузам.интервалы времени, в течение которых входной сигнал меньше аппроксимирующего, В двоичном модуляторе 6 происходит также "привязка" этой импульсной последовательности тактовыми им- О пульсами с частотой(Фиг.2 а), пос" тупающими с синхронизатора О. Импульсная последовательность с выхода двоичного модулятора 6 записывается в ОЗУ 13 (ОЗУ 14). Как только М так-у тов импульсной последовательности запишется в ОЗУ 13 (ОЗУ 14),.это ОЗУ переходит в режим считывания, а тем временем входная информация записывается в ОЗУ 14 (ОЗУ 13) (фиг.2 н).Входной сигнал поступает также на вход АЦП 9, где он преобразуется н М - разрядный параллельный код, который поступает на вход ЦАП 11 и вхоцы параллельной записи регистра 15, н который,записьнаются значения сигнала Ц н момент коррекции.В момент коррекции по управляющему импульсу, приходящему с ФУС 2, вентиль 8 (,фиг. 2 д ) подключает выходное напряжение ЦАП 11, равное напряжению входного сигнала и момент коррекции, к интегратору 7 и напряжение на его выходе. принимает значение входного сигналан момент коррекции. Коррекция осуществляется н течение одного такта информации, поступающей на интегратор 7. Это же значение входного сигнала О в цифровом коде записывается параллельно в регистр 15. Вьход последнего и выходы ОЗУ 13 и ОЗУ 14 подключены к коммутатору 16, который формирует выходной сигнал передающей части 1 следующим образом: информация, считынаемая иэ ОЗУ 13 (ОЗУ 14), через коммутатор 16 и блок 7 стробирования поступает на выход передающей части 1; как только информация из ОЗУ 13 (ОЗУ 14 считается полностью, коммутатор 16 отключает выход этого ОЗУ от блока 17 стробирования (фиг. 2 г) и информация, записанная в регистр 5, последовательным кодом через блок 17 стробирования (фиг. 2 ж) подается на выход передающей части 1; после того,как информация из регистра 15 считьвает" ся полностью, коммутатор 16 подключает выход ОЗУ 4 (ОЗУ 13), которое к этому моменту готово к считыванию, и блоку 17 стробирования. Стробирова", ние выходной последовательности происходит импульсами с частотой Г (фиг.2 б).Работой передающей части 1 управ.- ляет синхронизатор 10, который вырабатывает тактовые импульсы с частотой Г и, и ФУС 12, кото" рый формирует импульсы управления вентиля 8, ОЗУ 13,ОЗУ 14, регистра 15, коммутатора 16 и блока 17 стробирования.В приемной части 2 входной сигнал 0 записывается в ОЗУ 18 (ОЗУ 19) с частотой Р , и в то же время инФормация, записанная ранее в ОЗУ 19(ОЗУ 18), считывается с частотой Р , т.е. сжатый во времени сигнал Ц возвращается к реальному времени. Коммутатор 24 подключает к блоку 25 стробирования выход того 5 ОЗУ, которое находится в режиме . считывания (фиг.2 в). С выхода коммутатора 24 сигНал поступает на блок 25 стробирования, где он стробируется с частотой Р (фиг,2 и). Далее сигнал через первый вентиль 26 поступает на интегратор 28 и ФНЧ 29 декодера 27, где из дельта-модулированного сигнала формируется аналоговый сигнал, который соответствует 15 исходному аналоговому сигналу 0 .Как только М тактов дельта-модулированного сигнала записывается в ОЗУ 18 (ОЗУ 19, запись в это ОЗУ прекращается и Н тактов сигнала 1 , 201 представляющего собой цифровой код сигнала коррекции, записываются в регистр 21. Цифровой код с выхода коррекции регистра 21 параллельным кодом поступает на ПАП 23 ( фиг.2 з), который преобразует этот код в напряжение коррекции, которое через второй вентиль 30 поступает на интегратор 28, В момент коррекции по сигналу, приходящему с ФУС 22 (фиг.2 д),30 вентиль 26 отключает входной сигнал интегратора 28, а вентиль 30 подключает сигнал с выхода ЦАП 23 на вход интегратора 28. В этот момент напряжение на выходе интегратора 28 З 5 становится равным точному значению исходного аналогового сигнала 01 в момент коррекции. Коррекция интегратора 28 осуществляется в течение одного такта информации, поступающей 40 с выхода блока 25 стробирования.Таким образом, в системе связи каждый раз при переключении коммутатора 16 передается информация из одного ОЗУ, соответствующая входному 45 сигналу за период между предыдущей и данной коррекциями, после чего (в пределах "окна") передается сигнал коррекции в данный момент времени. Информация о входном сигнале после 50 этого момента до следующей коррекции записывается на время этой передачи в другое ОЗУ. В приемной части иэ этой информации восстанавливается исходный аналоговый сигнал с одно" 55 временной коррекцией значений в дискретные моменты времени. Работает приемная часть 2 под управлением синхронизатора 20 и ФУС 22,Формирующего импульсы управления ОЗу18 и 19 и вентилей 26 и 30, коммутатора 22, регистра 21 и блока 25 стробирования,Синхронизатор 10 состоит из двухопорных генераторов, вырабатывающихТИ Е, и ТИ Е Синхронизатор 20 состоит из двух опорных генераторов, вырабатывающих Т И г и Т И Г, и устройства, вырабатывающего имйульс синхронизации для ФУС 22. Этот импульссинхронизации обеспечивает совпадениеадресов соответствующих ОЗУ передающей и приемной части и коррекцию интеграторов 7 и 28 в одних и тех же точках передаваемого аналогового сообщения, Такую синхронизацию достаточноосуществлять один раз в начале работы.Для выделения импульса синхронизации впредлагаемои системе связи используется особенностьпередачи сигна=лов сдельта-модуляцией, Передаваемыйаналоговый сигнал,какправило,имеетучастки с постоянным уровнем напряжения 1,паузы в речевом сигнале, ннтерваль 1 между передачей информации ит.д,). Когда передается такой участоканалогового сигнала, то дельта-модулированный сигнал представляет собойпоследовательность равномерно череду-,ющихся импульсов - меандр (101010107,В момент коррекции интегратора про-исходит "вклиниваниев сигнал, представляющего собой меандр цифровогокода, который в большинстве случаевотличен от меандра,При приеме дельта-модулированногосигнала выделяется участок передачи1аналогового сигнала постоянногоуровня с сигналом коррекции интегратора и вырабатывается импульс синхронизации ФУС 22,Таким образом, благодаря введению дополнительных блоков и связей в системе связи в результате незначительного увеличения тактовой частоты передаваемого сигнала (расширения полосы передаваемой частоты) время коррекции ошибок уменьшается до одного тактового интервала следования сигнала, и сама коррекция совершенно не вносит дополнительных потерь информации, т.е, помехоустойчивость системы связи повышается.,вН пюлто 8 ФталлюФФеЭ дм Составитель ОТехред О.Ващидвн Редактор Н. Яцола Заказ 4113/5 иап ППП "Патент", г. Ужгород, ул. Проектная, 4 5 Тираж 872 ВНИИПИ Государственнопо делам изобретеаФ 113035, Москва, Ж,Ревннскийа Корректор О. Тиго Подписноео комитета СССРн открытийРаувская наб д,4/