Устройство для управления шаговым двигателем

/00 пН ПИСА ИЗОБРЕТ ЕЛЬСТВУ стройства, третьим входасвязанного схемы сравым входом с ного устройс выходом го вторыма, а выход соединен с вторым выходства, а вторэлемента Ивходом к вых м прог амм входом ключек оду счетчи компаратор ом коммута логического третьим вхо л и ч а ю щ что, с йствия шаеся те ия быстрод еля, введе целью повыш гового двиг ны орои,е комп вертыи лог третии и че раторы, пер дешифратор, третий, чет".еск элем ты НЕ, второ ыйи второйэлемент задертый и пят ержк и элементы памяти, И и блок од котового вым вхо- элемента амяти,первогдом че вым элемента памяти ченн ыкоду девходу пяторого подключ огического ком е выи вых арато ого с вому вхо ного вьмодо лемента ИЛИ ом к выходу ра, .апервым ымупм ходом коммутатора четчика, вторым в го ключа и вторым -синхронизатора, рым выходом к пер И, а третьим вых третьим та задерж емента вого элеходом авляе ючен- входу одк делител ного ят вому одом стро част о вход И, под ервому входом к перства ек к ду программногоу входу делителяного третьим вхо у вх торо ь 1,ервым м ине ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ Н АВТОРСКОМУ СВ(56) 1. Авторское свидетельство СССРР 268295, кл. Н 02 Р 8/00, 19682. Авторское свидетельство СССРР 340051, кл. Н 02 Р 8/00, 19693. Авторское свидетельство СССРпо заявке Р 3328210/24-07,кл. Н 02 Р 8/00, 1982(54)(57) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯШАГОВЫМ ДВИГАТЕЛЕМ, содержащее распределитель, делитель частоты, делитель-синхронизатор, счетчик уставок,логический компаратор, управляемыйключ, счетчик, коммутатор, элемент И,схему сравнения, программное устройство и генератор импульсов, выход которого подключен к первому входу управляемого ключа, соединенного выходом с первым входом делителя-синхронизатора,подключенного первым выходом.к первому входу делителя частоты,связанного первым выходом с входомраспределителя, первым входом счетчика и первым входом счетчика уставок,орым выходом соединен выходом программногоподключенного вторымми к выходу коммутатовторым входом с выходкения, соединенной пе И, первыи н второи элементь первый и второй элементы ИЛ противовключения, первый вх рого подключен к выходу пер мента ИЛИ, соединенного пер дом с первым входом пятого и выходом второго элемента а вторым входом - с выходом вертого элемента И, подкл вторым входом к первому в лителя частоты и второму того элемента И, соединен с первым входом второго э подключенного вторым вход четвертого элемента И, а входом - к вьмоду элемек первому входу второго эл мяти и первому входу пер мента памяти, соединенно выходом второго элемента ченного первым входом к ходу дешифратора, вторым1108 бОО выходу первого элемента НЕ, а третьим входом - к входу второго элемента НЕ и выходу третьего логического компаратора, соединенного первым входом с вторым выходом делителя частоты, первым входом второгологического компаратора и первымвходом четвертого логич ского компаратора, подключенного выходом кпервому входу третьего элемента И,соединенного вторым входом с выходомвторого элемента НЕ, а третьим вхо"дом " с вторым выходом дешифратора,подключенного входом к первому выходу счетчика уставок и первому входу Изобретение относится к электротехнике, а именно к системам управления приводами с щаговыми двигателями.Известно устройство для управления шаговым двигателем, содержащеемультивибратор, коммутатор и пусковоеустройство, соединенное с элементамизадержки, выходы которых связаны скоммутатором1. 10Однако данное устройство не обеспечивает торможения шагового двигателяс максимальной частотой достигнутой в режиме разгона.Известно устройство для управления 15шаговым двигателем, содержащее тактовый генератор, управляемый ключ,счетчик, делитель, элемент задержкии распределитель2 ,Устройство предназначено для увеличения быстродействия шагового двигателя, что достигается подачей нараспределитель второго импульса частотой меньшей, чем частота входныхимпульсов, причем следующие после 25второго импульсы серии поступаютна распределитель с собственной частотой и задержкой последнего импульса серии.Недостаток указанного устройства - 30невозможность разгона шагового двигателя до максимальной частоты и торможения этой частоты без выбега,Наиболее близким к предлагаемомупо технической сущности и достигаемому результату является устроиство первого логического компаратора, соединенного выходом с вторыми входамичетвертого и третьего логических компараторов и вторым входом второгологического компаратора, подключенного выходом к входу первого элемента НЕ, причем второй выход счетчикауставок соединен с входом элементазадержки, выход третьего элементаИ - с вторым входом второго элементапамяти, выход второго элемента ИЛИ -с вторым входом блока противовключения, третий вход которого подключен к выходу распределителя. 2для управления шаговым двигателем, содержащее распределитель, управляемый ключ, реверсивный счетчик, схему сравнения, генератор импульсов, программное устройство, делитель частоты, элемент И, коммутатор, счетчик, логический компаратор, элемент памяти и делитель-синхронизатор, первый вход которого соединен с первым выходом счетчика, подключенным к первому входу коммутатора и второму входу управляемого ключа, выход которого связан с. вторым входом делителя-синхронизатора, первый выход которого подключен к первому входу элемента памяти, второй выход - к первому входу элемента И, третий - к первому входу делителя частоты, второй вход которого соединен с четвертым выходом делителя-синхронизатора и первым входом программного устройства, второй вход которого соединен с выходом коммутатора, первый выход - с первым входом схемы сравнения, а второй выход - с третьим входом делителя частоты, выход которого связан с распределите-. лем, первым входом реверсивного счетчика и первым входом счетчика, второй выход которого подключен к первому входу логического компаратора, второй вход которого соединен с выходом реверсивного счетчика и вторым входом элемента И, выход которого соединен с вторым Входом схемы сраВнения, Выход которой08600 1 О 20 25 30 35 40 45 50 55 зподключен к второму входу коммутатора, третий вход которого соединен с вторым входом реверсивного счетчика, выходом логического компаратора и вторым входом элемента, памяти, выход которого подключен к третьему входу элемента ИГ 32.Известное устройство позволяет реализовать любой закон изменения частоты работы шагового привода в переходных режимах (плавное изменение и скачкообразное изменение с отработкой заданного количества управляющих импульсов на каждом приращении частоты).Недостатком устройства является невозможность торможения с максимальной частоты при отработке ца ней всех импульсов управления, оставшихся цеотработацными в момент достижения максимальной частоты, что не обеспечивает максимального быстродействия в переходных режимах (разгоцторможение). Цель изобретения - повыщение быстродействия шагового двигателя,Поставленная цель достигается тем, что в устройство для управления шаговым двигателем, содержащее распределитель, делитель частоты, делитель- синхронизатор, счетчик уставок, логический компаратор, управляемый ключ счетчик, коммутатор, элемент И, схему сравнения, программное устройство и генератор импульсов, выход которого подключен к первому входу управляемого ключа, соединенного выходом с первым входом делителя-синхронизатора, подключенного первым выходом к первому входу делителя частоть 1, соединенного первым выходом с входом распределителя, первым входом счетчика и первым входом счетчика уставок, подключенного первым выходом к первому входу логического компаратора, а вторым выходом соединенного с первым входом коммутатора, вторым входом счетчика, вторым входом управляемого ключа и вторым входом делителя в синхронизато, подключенного вторым выходом к первому входу элемента И, а третьим выходом - к первому входу программного устройства и второму входу делителя частоты,соединенного третьим входом с первымвыходом программного устройства, подключенного вторым и третьим входамик выходу коммутатора, связанного вторым входом с выходом схемы сравнения, соединенцый первым входом с вторым выходом программного устройства, а вторым входом - с выходом элемента И, подключенного вторым входом к выходу счетчика, а выход логического компаратора соединен с третьим входом коммутатора, введены второй, третий и четвертый логические компараторы, первый и второй элементы НЕ, дешифратор, элемент задсржк 1;,второй, третий, четвертый и пятый элементы И, первый и второй элементы памяти, первый и второй элементы ИЛИ и блок противовключения, первый вход которого подключен к выходу первого элемента ИЛИ, соединенного первым входом с первым входом пятого элемента И и выходом второго элемента памяти, а вторым входом - с .выходомпервого элемента памяти и первымвходом четвертого элемента И, подключенного вторым входом к первомувыходу делителя частоты и второмувходу пятого элемента И, соединенного выходом с первым входом второгоэлемента ИЛИ, подключенного вторымвходом к выходу четвертого элемента И, а третьим входом - к выходу элемента задержки, первому входу второго элемента памяти и первому входу первого элемента памяти, соедиценного вторым входом с выхсдом второгоэлемента И, подключенного первым входом к первому выходу дешифратора,вторым входом - к выходу первого элемента НЕ, а третьим входом -к входу второго элемента НЕ и выходу третьего логического компаратора, соединенного первым входом свторым выходом делителя частоты, пер.вым входом второго логического компаратора и первым входом четвертого логического компаратора, подключенного выходом к первому входутретьего элемента И, соединенноговторым входом с выходом второго элемента НЕ, а третьим входом - с вторым выходом дешифраТора, подключенного входом к первому выходу счетчика уставок и первому входу первого логического компаратора, соединенного выходом с вторыми выходамичетвертого и третьего логическихкомпараторов и вторым входом второго логического компаратора, подключенного выходом к входу первогоэлемента НЕ, причем второй выход счет- "5 11чика уставок соединен с входом элемента задержки, выход третьего элемента И - с вторым входом второгоэлемента памяти, выход второго элемента ИЛИ - с вторым входом блокапротивовключения, третий вход которого подключен к выходу распределителя.На фиг. 1 приведена функциональная схема устройства для управленияшаговым двигателем в однолинейномиэображении; на фиг. 2 - один из вариантов выполнения блока противовключения с таблицей истинности длячетырехфазного шагового двигателя.Устройство (фиг. 1) содержит программное устройство 1 с входом записи 2, счетчик 3, счетчик 4 уставокс входом 5, делитель 6 частоты, управляемый ключ 7, делитель-синхро"низатор 8, коммутатор 9, генератор10 импульсов, распределитель 11, логические компараторы 12-15, схему16 сравнения, элементы И 17-21, дешифратор 22, элемент 23 задержки,элементы НЕ 24 и 25, элементы 26и 27 памяти, элементы ИЛИ 28 и 29и блок 30 противовключения,Программное устройство 1 можетсостоять, например, из регистровойпамяти 31.и 32 констант количестваимпульсов управления и константчастоты соответственно, мультиплексоров 33 и 34 и выходного регистра35. В качестве мультиплексоров могут быть использованы, например,интегральные микросхемы серии564 ИП 2. Объем регистровой памяти31 и 32 зависит от реализуемого впрограмме закона. Логические компараторы 12-15 снабжены входами 36-39,а блок 30 - входами 40 и 41.Предлагаемое устройство работаетследующим образом.В программное устройство 1 по входу 2 записывается оптимальная дляконкретного шагового привода программа разгона, состоящая из констант(в двоичном коде) приращения частотыи констант (в двоичном коде) количества импульсов управления, необходимых для отработки на каждом приращении частоты.В исходном состоянии счетчики 3и 4, делитель 6 частоты, делительсинхронизатор 8, элементы 26 и 27памяти находятся в,обнуленном состоянии. Нулевое состояние счетчика 4уставок, предназначенного для приема 08600через вход 5 и отработки заданнойна привод уставки (числа импульсовуправления), запирает управляемыйключ 7. Исходное состояние коммутатора 9 соответствует выборке констант частоты и количества импульсовпо первому адресу программного устройства 1.Коммутатор 9 может быть выполнен, 10 например, в виде двоичного счетчика,разрядность которого выбирается исходя иэ количества ступеней (закона) разгона. При значении двоичногокода "11 1" (соответствующего 5 максимально возможной частоте разгона) и по сигналу с логического компаратора 12 счетный вход коммутатора9 закрывается для сигнала со схемы16 сравнения.20 При записи уставки в счетчик 4уставок через вход 5 (состояниесчетчика отлично от нуля) управляемый ключ 7 открывается и постоянная частота генератора 10 импульсов 25 Поступает на вход двухразрядногоделителя-синхронизатора 8, второйсинхронизирующий импульс которогоосуществляет запись кода, соответствующего первому значению частотыработы привода и содержащегося попервому адресу регистровой памяти32 программного устройства 1, в делитель 6 частоты и кода, соответствующего количеству импульсов отработки на этой частоте и содержащегося по первому адресу регистровойпамяти 31, в выходной регистр 35программного устройства 1. Импульсыпереполнения с делителя-синхронизатора 8 являются входными для делителя 6 частоты. Импульсы переполнения с делителя 6 частоты следуютс заданной частотой, Г 1 Гр (Гпр -частота прнемистости шагового двигателя для соответствующей нагрузкипривода) и поступают на распределитель 11 для. формирования диаграммыработы шагового двигателя. Делитель6 частоты - двоичный счетчик, работающий на сложение, с параллельнымвводом и поразрядным выводом информации (может быть реализован, например, на микросхеме серии 564 ИЕ 11). С выхода распределителя 11 импуль)сы управления поступают на вход блока 30 противовключения, который пропускает импульсы управления иа усилитель мощности в соответствии сдиаграммой, сформированной распределителем 11, поскольку элементы 26 и 27 памяти находятся в обнуленном состоянии.Одновременно импульсы с выхода де 5. лителя 6 частоты поступают на входы счетчика 3 и счетчика 4 уставок.Счетчик 4 уставок работает на вычитание, счетчик 3 - на сложение.Разрядность счетчика 3 и 4 одинакова.После отработки заданного количества импульсовна частоте Усрабатывает схема 16 сравнения по первому синхроимпульсу делителя- синхронизатора 8, который через 15 элемент И 17 (элементы И для каж- дого разряда счетчика 3) подключает параллельный код счетчика 3 к схеме 16 сравнения.Сигнал с выхода схемы 16 сравне ния переключает коммутатор 9 на выборку кодов (при помощи мультиплексоров 34 и 33) частоты и количества импульсов по следующему адресу программного устройства 1. Коды частоты и количества импульсов, соответствующихи О, записываются в делитель 6 частоты и в выходной регистр 35 программного устройства 1 вторым синхроимпульсом делителя-синхрониза тора 8. При этом значение количества импульсов программируется в ВИДЕ П = П, +(ГДЕ П 4 - КОЛИЧЕ- ство импульсов, заданное для отработки на частоте Г; ь. - количество импульсов, заданное для отработки на частоте Г 2, После отработки на этой частоте заданного количества импульсов процесс приращения частоты повторяется и осуществляется разгон 40привода.Если в счетчик 4 уставок записана уставка, превышающая суммарное количество импульсов разгона, записанное в программном устройстве 1, то 45 разгон осуществляется по заложенному в программном устройстве 1 закону до максимальной частоты. При этом коммутатор 9 выбирает по последнему адресу программного устройства 150 максимальноезначение частоты и нулевое значение количества отработанных импульсов. После этого привод работает на максимальной частоте, причем нулевоЕ значение количества отработанных импульсов в регистре 35 обеспечивает несрабатывание схемы 16 сравнения и тем самым постоянство значениямаксимальной частоты в делителе 6частоты. Работа привода на максимальной частоте продолжается до момента срабатывания логического ком"паратора 12, который предназначендля сравнения параллельных кодов сосчетчика 4 уставок, поданных по входу 39. По входу 39 подается двоичный код, соответствующий количествуимпульсов отработки, в течение которых при включении торможения .противовключением рассеивается всякинетическая энергия системы, накопленная при разгоне и работе намаксимальной частоте, и привод послеотработки последнего импульса остановится в расчетной точке устойчивого равновесия, перейдя в режимфиксированной стоянки под током.Логический компаратор 12 срабатывает при равенстве кода счетчика4.уставок, работающего на вычитание,и кода, поданного по входу 39.Сигнал с выхода компаратора 12разрешает работу логических компараторов 13-15, которые предназначены для сравнения параллельных кодовс делителя 6 частоты, поданных повходам 36-38.В логический компаратор 15 повходу 38 подается значение частотыт - частоты торможения без выбега,в логический компаратор 14 по входу37 - значение частоты 2 Р, в логический компаратор 13 по входу 36 -значение частоты ЗР,Логические компараторы 13-15срабатывают при значениях частотыв делителе 6 частоты Гс 6 ЗГт,-. 2 тГГг соответственно.Логические компараторы 12-15 могутбыть выполнены, например, на баземикросхем 564 ИП 1. На вход двоичногодешифратора 22 подается параллельныйкод со счетчика 4 уставок. Дешифратор22 расчитан на двоичные коды количества импульсов торможения противовключением, На фиг. 1 показан дешифратор на двоичные коды "01" и "10".Если, например, максимально достигнутая в результате разгона частота работы привода составляет Иг и Г2 Гт, то на этой частоте происходит отработка всей уставки до момента срабатывания логического компаратора 12, после чего сигнал высокого уровня с логического ком 1108600 10паратора 13 и сигнал низкого уровня с логического компаратора 14, прошед- ший через элемент НЕ 25, поступает на первый и второй входы элемента И 19, на третий вход которого сигнал 5 поступает с выхода дешифратора, соответствующего коду "10".Двоичный код, подаваемый по входу 39 на логический компаратор 12 и старший код дешифратора 22 должны быть равны (определяется максимальной Частотой разгона). Срабатывает элемент И 19, устанавливая элемент 27 в единичное состояние. Элемент памяти может проедставлять собой, на пример, 13 -триггер. Сигнал с выхода элемента 27 памяти через элемент ИЛИ 28 переводит блок 30 на противовключение (см.фиг,2). Последующие импульсы управления, соответствующие 20 состоянию "О 1" и "00" со счетчика 4 уставок, будут отрабатываться при инверсной (соответствую,ей реверсивному включению) диаграмме, Двигатель будет тормозиться противовключецием. 30 50 стояние, соответствующее исходномусостоянию блока 30 противовключения(пропуск штатной диаграммы), закрывает управляемый ключ 7, сбрасывает в исходное нулевое состояние делитель- синхронизатор 8, счетчик 3 и комлу 55 татор 9. Разрядность счетчика 3должна быть ранца разрядности счетчика 4 уставок. Импульсы управления, отрабатывающиеся противовключением, поступают на элементы И 21 и 20 и затем через элемент ИЛИ 29 - на блок 30 противо 30 включения без обеспечения сброса и подготовки последовательного инверсного включения в сравнении с текущей штатной диаграммой(фиг. 2) . При коде логического компаратора 12 и старшего кода дешифратора 2 "10" на частоте ГЗГ и Г2 Гт произойдет от работка двух последних импульсов управления с инверсной диаграммой, после чего импульс обнуления счетчика40 4 уставок (вся установка отработана) с задержкой, формируемой элементом 23 задержки и равной Т = - , переводитГтшаговый двигатель в режим фиксиро 45 ванной стоянки под током с включением фаз, соответствующих штатной диаграмме. Импульс обнуления со счетчика 4 уставок устанавл;вает также элементы 26 и 27 памяти в нулевое соЕсли в счетчик 4 уставок записана уставка по количеству импульсов меньше суммарного количества импульсов разгона, записанного в программном устройстве 1, то разгон шагового привода будет осуществляться до какой-то промежуточной частоты, которая больше частоты приемистости и меньше максимальной частоты Гор ". Г ( Г 1 В момент срабатывания логического компаратора 12 по его сигналу блокируется вход коммутатора 9 для сигналов со схемы 16 сравнения и разрешается работа логических компараторов 13-15. При этом, если промежуточная частота разгона была, например, 1 Гт ( Гс 4 2 Г (где Г - Грд, ),то сигналы с компараторов 14 и 15 поступают на элемент И 18, при этом элемент И 18 сра. ботает при значении кода счетчика 4 уставок (входного кода дешифратора 22), соответствующего количеству импульсов торможения с противо- включением с указанной Грдт и равного "01 . Элемент 26 памяти устанавливается в единичное состояние и через элемент ИЛИ 28 включает схему 30 на формирование инверсной диаграммы (торможение противовключением). Таким образом, при 1 Г ( Гс( 2 Г, последний импульс уставок отрабатывается с противовключением, после чего время Т = /Гт (формируемое элементом 23 задержки) двигатель переключения в режим фиксированной стоянки в соответствии со штатнойдиаграммой, при этом торможениепроизойдет без выбега и ротор двигателя остановится в точке устойчивого равновесия.Если промежуточная часть в момент срабатывания компаратора 12 Гт, то .ца участке торможения деиствует штатная диаграмма до отработки последнего импульса уставки, Элементы памяти 26 и 27 остаются в обнулецном состоянии.В общем случае диапазон частоты от Гт до Ги 1 делится ца цоддиапазоц с дискретностью Г 2 Ут1 ти. (где Гт- значение чистоты торможения без выбега; и ГГ ), Число логических комиариторон должно соответсвоват. чслу зц;чец частот р а 3) цен ия, Ф.цси иЗначению частоты х ставится в соответствие значение уставки, записываемой в логический компаратор 12, начиная с которой должно разрешаться включение блока 30 на противовключе ние по сигналу с дешифратора 22.Устройство позволяет осуществить торможение на максимальной частоте работы шагового привода (достигнутой1 О в результате программируемого разгона) при отработке на ней всей части уставки, оставшейся неотработанной в момент достижения Га, приэтом торможение осуществляется безвыбега. За счет этого сокращаетсявремя на отработку уставки, что обеспечивает повышение быстродействияшагового привода.1108600 капица цсщиннпсми Ьска ртоЖЬпюцения Фиг. 2 Пое з 5882/42 Тираж4идизл ППП фПвтеат", г, Ужгород,ул.Прое