Устройство для моделирования дискретного радиоканала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК рСО ПИСАНИЕ РЕТЕНИЯ ВТОРСКОМУ ТЕЛЬСТВУ тель48,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) 1. Авторское свиде ство СССР(54) (57) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯДИСКРЕТНОГО РАДИОКАНАЛА по авт.св.В 962999, отличающеесятем, что, с целью расширения функциональных возможностей за счет моделирования дискретного радиоканала с"дроблениями" передаваемой информации, оно дополнительно содержит пятыйи шестой делители, пятый элемент И,второй триггер, сумматор по модулюдва, счетчик импульсов, второй датчик псевдослучайных интервалов иформирователь импульсов, управляющий.вход формирователя импульсов и входыпятого и шестого делителей подключе,ЯУ 1103256 А ны к выходу второго элемента НЕ, а выход формирователя импульсов соединен с первым входом второго триггера и управляющим входом счетчика импульсов, группа разрядных входов которого подключена соответственно к группе выходов второго датчика псевдослучайных интервалов, счетный вход счетчика импульсов соединен с выходом пятого элемента И, а выход подключен к второму входу второго триггера, выход которого подключен к первому входу сумматора по модулю два и первому входу пятого элемента И, второй вход которого соединен сР выходом шестого делителя, выход 6 пятого делителя подключен к входу второго датчика псевдослучайных интервалов, выход первого триггера сое- С динен с вторым входом сумматора по модулю два, выход которого является выходом устройства, выход второго датчика псевдослучайных интервалов соединен с информационным входом формирователя импульсов.Изобретение относится к аппаратурным средствам электронного моделирования дискретных радиоканалов связи и может быть использовано при исследовании помехоустойчивости при приеме дискретной информации. По основному авт.св. " 962999 известно устройство для моделированиядискретного радиоканала, содержащеевходной каскад, вход которого является входом устройства, элемент ИЛИ,две группы элементов И, группу блоков сравнения, элемент НЕ, генераторпсевдослучайной последовательности,два дискретных элемента задержки,первый триггер, группу логическихкоммутаторов, группу регистров хранения, блок выбора перехода, датчикпсевдослучайных интервалов, второйэлемент НЕ, группу реверсивных счетчиков, общий элемент И, блок управления, четыре делителя частоты, управляемый делитель частоты, третийэлемент НЕ, четыре элемента И, первый 2выход входного каскада соединен спервым входом элемента ИЛИ и с первыми входами элементов И первой группы, вторые входы первых элементов Ипервой и второй группы подключенык выходу первого блока сравнениягруппы, выходы К-го блока сравнения группы (К = 2,) соединены с вторымивходами 2(К)-го и (2 К)-го элементов И первой и второй группы, вто 35 рой выход входного каскада подключен к первым входам элементов И второй группы и к второму входу элемента ИЛИ, третьи входы Р = х(Р = 2,2 п) элементов И первой группы непосредственно, а третьи входы К-х элементов И второй группы через первый элемент НЕ соединены с выходом генератора псевдослучайной последовательности вход которого подключен кУ45 выходу первого делителя частоты, выходы первых элементов И первой и второй группы подключены к -м входам первого и второго дискретных элементов задержки соответственно, выходы50 (2 М+1)-х элементов И (М=1,о=1) первой и второй группы соединены соответственно с (и+М)-м входом первого и второго дискретных элементов задержки, выходы 2 о-х элементов Ы=1,и+1) первой и второй группы подклю 55 чены соответственно к (и-сО-м входам первого и второго дискретных элементов задержки, тактовые входы которых соединены с выходом управляемогоделителя частоты, выходы первого ивторого дискретных элементов задержки подключены к нулевому и единич"ному входам первого триггера, выходэлемента ИЛИ соединен с входами счи"тывания блоков сравнения группы, входы первой группы входов которых подключены к разрядным выходам генератора псевдослучайной последовательности, входы второй группы входовпервого и последнего блоков сравнениягруппы соединены с входами минимального и максимального числа первогои последнего логических коммутаторовгруппы соответственно, группа выходов 1-го реверсивного счетчика группы (1=1,о) подключена к входамвторой группы 1-го блока сравнениягруппы, к входам первой группы входов (1+1)-го блока сравнения и квходам первой группы логических коммутаторов группы, входы второй группы1-х логических коммутаторов группы( 1=1,о) соединены с выходами соответствующего регистра хранения группы, входы третьей группы логическихкоммутаторов группы подключены соот-ветственно к входам констант устройства, тактовые входы логическихкоммутаторов группы соединены с вы"ходом первого элемента И, первыйвход которого подключен к выходу второго делителя частоты,а второй вход -к первому выходу блока выбора перехода, управляющие входы логическихкоммутаторов группы соединены с выходом датчика псевдослучайных интервалов, первым входом второго элементаИ, входом второго элемента НЕ, первыйвыход логических коммутаторов группысоединен с суммирующим входом соответствующего реверсивного счетчикагруппы, а второй выход - с его вычи .тающим входом, третьи выходы логичес"ких коммутаторов группы подключены.соответственно к входам общего элемента И, выход которого соединен спервым входом блока выбора перехода,второй и третий входы которого подключены соответственно к первому ивторому выходам блока управления,актовый вход которого соединен стактовым входом устройства непосредственно, а через второй элемент НЕ -с входами четырех делителей частотыи входам управляемого делителя частоты, группы управляющих входовкоторого подключены к разрядным выходам реверсивного счетчика и к входам первой группы блока управления, входы второй группы которого соединены с разрядными выходами первого дополнительного регистра хранения, а входы третьей группы блока управления подключены соответственно к разрядным выходам второго дополнительного регистра хранения, выход первого делителя частоты соединен с входом 1 О гецератора псевдослучайной последовательности, выход третьего делителя частоты подключен к первому входу третьего элемента И, второй вход которого соединен с вторым выходом бло ка выбора перехода, а выход - с вторым входом второго элемента И и с первым входом четвертого элемента И, второй вход которого подключен к выходу третьего элемента НЕ, третий 20 вход четвертого элемента И соединен с третьим выходом блока выбора перехода, суммирующий вход дополнительного реверсивного счетчика подключен к выходу второго элемента И, а вычи тающий вход - к выходу четвертого элемента И, выход четвертого делителя частоты соединен с входом датчика псевдослучайных интервалов. Это устройство позволяет смоделировать Зр дискретный радиоканал с "замираниями" за счет возможности непосредственно задавать закон распределения плотности вероятности временных искажений фронтов посылок 1 3.35Недостатком данного устройства является то, что оно не позволяет моделировать дискретный радиоканал связи с дроблениями", которые могут. присутствовать в реальном канале. 40Цель изобретения - расширение функциональных возможностей устройства за счет моделирования дискретного канала с "дроблениями" передаваемой информации.Поставленная цель достигается тем, что в устройство для моделирования дискретного радиоканала введены пятый и шестой делители, пятый элемент И, второй триггер, сумматор по 50 модулю два, счетчик импульсов, второй датчик псевдослучайных интервалов и формирователь импульсов, управляющий вход формирователя импульсов и входы пятого и шестого делителей 55 подключены к выходу второго элемен. та НЕ, а выход формирователя импульсов соединен с первым входом второго триггера и управляющим входом счетчика импульсов, группа разрядных входов которого подключена соответственно к группе выходов второго датчика псевдослучайных интервалов, счетный вход счетчика импульсов соединен с выходом пятого элемента И, а выход подключен к второму входу второго триггера, выход которого подключен к первому входу сумматора по модулю два и первому входу пятого элемента И, второй вход которого соединен с выходом шестого делителя, вьрод пятого делителя подключен к входу второго датчика псевдослучайных интервалов, выход первого триггера соединен с вторым входом сумматора по модулю два, выход которого является выходом устройства, выход второго датчика псевдослучайных интервалов соединен с информационным входом формирователя импульсов.На чертеже приведена схема предлагаемого устройства.Устройство содержит входной каскад 1, генератор 2 псевдослучайнойпоследовательности, управляемыйделитель 3, первую группу элементовИ 4, первый элемент НЕ 5, первыйдатчик 6 псевдослучайных интервалов,элемент ИЛИ 7, второй и третий элементы НЕ 8 и 9, первый - четвертыйделители 10-13, группу блоков 14сравнения, первый и последний их которых имеют соответственно входы минимального 15 и максимального 16чисел, группу логических коммутаторов 17 с входами констант 18, группуреверсивных счетчиков 19, группурегистров 20 хранения, общий элементИ 21, четыре элемента И 22-25, блок26 выбора перехода, первый и второйдополнительные регистры 27 и 28 хранения, блок 29 управления, реверсивный счетчик 30, дискретные элементы31 и 32 задержки, первый триггер 33,вторую группу элементов И 34, пятыйи шестой делители 35 и 36, пятыйэлемент И 37, второй датчик 38 псевдослучайных интервалов, формирователь39 импульсов, счетчик 40 импульсов,второй триггер 41 и сумматор 42 помодулю два,Первый выход входного каскада 1соединен с первым входом элементаИЛИ 7 и с первыми входами соответствующих элементов И 4 первой группы,вторые входы элементов И 4 и 34 сое1103256делителя 3, подключенного выходом ктактовым входам дискретных элементов31 и 32 задержки, а входом - к выходу элемента НЕ 5. Выходы разрядовреверсивных счетчиков 19 соединены спервыми входами соответствующих логических коммутаторов 17, а также м с вторыми и третьими входами соответствующих блоков 14 сравнения. Вторые1 О входы всех логических коммутаторов17, кроме последнего, соединены свыходами разрядов соответствующихрегистров 20 хранения, а вторые входы последнего логического коммутатора 17 соединены с входами 16 максимального числа последнео блока 14юсравнения, Выход генератЬра 2 псевдослучайной последовательности непосредственно и через элемент НЕ 9соединен с третьими входами соответствующих элементов И 4. Третий выходблока 26 выбора перехода соединен стретьим входом элемента И 25. Входы и делителей 35 и 36 соединены междусобой, с управляющим входом формирователя 39 импульсов и с выходомэлемента НЕ 5, выход делителя 35.соединен с входом датчика 38 псевдослучайных интервалов, выходы соответствующих разрядов которого соединеныс входами разрядов счетчика 40, авыход последнего разряда - с входомформирователя 39 импульсов, выходкоторого соединен с входом записисчетчика 40 и первым входом триггера3541, подключенного вторым входом квыходу счетчика 40, а выходом - к первому входу сумматора 42 по модулюдва и первому входу элемента И 37,40второй вход которого соединен с выходом делителя 36, а выход - сосчетным входом счетчика 40, при этомвторой вход сумматора 42 подключенк выходу триггера 33, а его выходявляется выходом устройства. динены с выходами соответствующихблоков 14 сравнения, а выходы - ссоответствующими входами дискретногоэлемента 31 задержки, подключенноговыходом к нулевому входу триггера33, второй выход входного каскада 1соединен с вторым входом элементаИЛИ 7, подключенного выходом к входасчитывания блоков 14 сравнения группы и к первым входам элементов И 34второй группы, выходы которых соединены с соответствующими входами дискретного элемента 32 задержки, подключейного к единичному входу триггера33. Тактовый вход входного каскада1 соединен с тактовым входом. блока29 управления непосредственно и через элемент НЕ 5 с входами делителей10-13. Выход делителя 10 подключенк тактовому входу генератора 2 псевдослучайной последовательности, выходы соответствующих разрядов которого соединены с первыми входамиблоков 14 сравнения. Выходы делителе11 и 12 подключены к первым входамсоответственно элементов И 22 и 23,вторые входы которых соединены соответственно с первым и вторым выходамблока 26 выбора перехода, а выходы -соответственно с тактовыми входами логических коммутаторов 17 и первымивходами элементов И 24 и 25, подключенных выходами к вычитающему и суммирующему входам реверсивного счетчика 30 соответственно, Выход делите ля 13 соединен с тактовым входом дат чика 6 псевдослучайных интервалов, выход которого через элемент НЕ 8 подключен к второму входу элемента И 25 и непосредственно к второму входу элемента И 24 и к управляющему входу логических коммутаторов 17, первый и второй выходы которых соединены соответственно с суммирующими и вычитающими входами соответствующих реверсивных счетчиков 19, а третьи выходы - с соответствующими входами общего элемента И 21, выход которого соединен с первым входом блока 26 выбора перехода, второй и третий входы которого соединены соответственно с первым и вторым выходами блока 29.управления, подключенного первыми, вторыми, третьими . входами соответственно к выходам55 разрядов регистров 27 и 28 хранения и реверсивного счетчика 30, выходы разрядов которого соединены также с управляющими входами управляемого Устройство работает следующим образом.На входах 1-го логического коммутатора 17 устанавливают в параллельном коде двоичное число К . = 1(2-ь)н1Э где М - разрядность двоичного числа,. подаваемого в параллельном коде на первые входы блоков 14 сравнения с выходом разрядов генератора 2;(ь) - число логических коммутаторов г 17. Перед началом работы устройства в реверсивные счетчики 19 и соответствующие им регистры 20 хранения записывают Г 1 -разрядные числа, Мс 2 , сМ помощью которых задается закон распределения средней во времени плотности вероятности временных нскаже ний фронтов посылок, при этом на входах 15 и 16 устанавливают соответственно числа М . Г 1 и Г 1М =2М Число отводов элементов 31 и 32 задержки равно 2-1. Частота импуль 1 О сов, подаваемых на тактовые входы входного каскада 1 и блока 29 управления непосредственно и на входы делителей 10-13 и управляемого делителя 3 должна удовлетворять условию Ро В, где В - скорость передачи ингформации, Воды.Входной каскад 1 формирует импульсы, совпадающие во времени с фронтами посылок дискретной информации, поступающей на его вход, пропуская на первый вход импульс из последовательности Г; следующий непосредственно за положительным фронтом, а на второй выход - за отрицательным25 фронтом.Импульсы фронтов с выхода элемента ИЛИ 7 поступают на считывающий вход блоков 14 сравнения. Импульс фронта проходит на выход блока 14 в ЗО случае, если текущее значение Й -разрядного числа М на выходах разрядов генератора 2 псевдослучайных последовательностей лежит в пределах М (М.( М . При использовании в ка- З 5 1-честве генератора 2 регистра сдвига с сумматором по модулю два в цепи обратной связи частость появления импульса фронта на выходе 4-го блока 4 сравнения равна 40- МЯ Импульс на выходе входного каскада 1 открывает по первому входу элементы И первой группы, выходы которых подключены к входам элемента 31 задержки. Импульс с выхода блока 14, сравнения поступает на второй вход эле 50 мента И 4 первой группы или элемента И 34 второй группы, выход которого подключен к и-му входу элементов 31 и 32 задержки, импульс с выхода блока 14 сравнения поступает на вторые входы элементов И 4 и 34, выходы которых55Фсоединены с (-Ь +1)-м и (и+ -1)-м входами элементов 31 и 32 задержки, На третьи входы элементов И 4, выходы которых соединены с входами элементов задержки от (и)-го до первого, поступает сигнал с выхода датчика 6 непосредственно, а на входы элементов И 4, выходы которьм соединены ,с входами с (о+1)-го до (2-1)-гочерез элемент НЕ 9. Так как появление единичного и нулевого сигнала на выходе генератора 2 равновероятно, импульсы отрицательных фронтов посылок равновероятно могут поступить на (и-+1)-й и (и+-1)-й входы элемента 31 задержки, а импульсы положи- тельных фронтов - на входы элемента 32 задержки.Таким образом, частости задержек импульсов фронта на велИчины Т:1 И п+-1, Т;=1/Е в+11равны между собой, т.е. задержки фронта симметричны относительно величины Т 0 = и /, а сама частость задержек Т, Т; равнаЯ.- М.21Так как импульсы с элемента 31 задержКи поступают на нулевой вход триггера 33, а импульсы с выхода элемента 32 задержки на единичный вход, с прямого выхода триггера снимается двоичный сигнал, о т л и ч а ю щ и йс я тем, что фронты посылок искажены во времени псевдослучайным образом по заданному закону распределения плотности вероятности этих искажений через числа МРабота устройства обеспечивает моделирование по вторичным характеристикам гауссовского канала связи, прлчем если М;Ф О, а М2к некоторые импульсы фронтов йе поступают на линии 31 и 32 задержки, что соответствует в реальном канале связи ошибочному приему посылки из-за ее полной инверсии.Изменение среднего закона распределения временных искажений фронтов, т.е. имитация "замираний" сигнала в коротковолновом радиоканале, реализуется путем изменения двоичных чисел М, находящихся в соответствующих реверсивных счетчиках 19.Осуществляется это следующим образомИмпульсы с выхода делителя 11 через элемент И 22 поступают на так 1103256 10товые входы логических коммутаторов17. Если текущее значение числа Мнаходящегося в реверсивном счетчике19, удовлетворяет условию К,МфсМ,(М 1 - число в регистре 20;хранения), .5то импульсы, присутствующие на тактовом входе логического коммутатора17, проходят на его первлй или второй вход, т.е. на суммирующий иливычитающий вход реверсивного счетчика, в зависимости от этого единичный или нулевой сигнал присутствуетна управляющих входах логическихкоммутаторов 17, куда он поступаетс выхода генератора 2. В случае К 1= М и при нулевом сигнале на выходе1датчика 6 импульсы с тактового входа логического коммутатора на входыреверсивного счетчика не проходят,т,е, число М имеет возможность изме- со1няться только в пределах К сМ.СМ,В случае К = М . появление импульсов считывания на выходах всех блоков сравнения равновероятно, что соответствует присутствию в канале только шума. В случае М = М; на третьем выходе логического коммутатора 17 формируется единичный сигнал, который поступает на соответствующий вход общего элемента И 21. При единичных 30 потенциалах на всех входах элемента И 21 сигнал с его выхода поступает на первый вход блока 26 выбора перехода.фИа второй вход блока 26 поступает единичный сигнал с первого выхода блока 29 управления в случае равенства числа в реверсивиом счетчике 30, численно равного текущему коэффициенту деления управляемого делителя З,числу в регистре 27, равно му максимально возможному коэффициенту делителя 3. На третий вход блока 26 поступает единичный сигнал с второго выхода блока 29 управления в случае равенства, числа в реверсивном счетчике 30 числу в регистре 28, равному минимально возможному коэффициенту деления блока 3. На третьем выходе блока 26 выбора перехода присутствует единичный сигнал при нулевом сигнале на его втором входе (коэффициент деления делителя 3 максимален). Таким образом, сигнал с выходаэлемента И 21 устанавливает на первом5выходе блока 26 нулевой потенциал,а на втором - единичный. При этомэлемент И 22 закрывается по второму входу, а элемент И 23 открывается и импульсы с выхода делителя 12 начинают поступать на первые входы элемен- тов И 24 и 25. При единичном сигнале на выходе датчика 6 псевдослучайных интервалов эти импульсы проходят на вычитающий вход реверсивного счетчика 30, а при нулевом - на суммирующий. Таким образом, при единичном сигнале на выходе датчика 6 частота на выходе делителя 3 увеличивается, а при отрицательном - уменьшается.При увеличении частоты на тактовых входах линий 31 и 32 задержки абсолютные временные интервалы между моментом идеального положения фронта и моментом реального положения этого фронта уменьшаются, так как величина Т+ = - п+(-1) обратно пропорциональна частоте, т.е. в этом слу-чае уменьшается дисперсия временных искажений фронтов, что соответствует увеличение отношения сигнал/шум вканале связи.По достижении коэффициентом деления делителя 3, зафиксированным в реверсивном счетчике 30, минимального значения элемент И 25 закрывается ,по третьему входу, что предотвращает дальнейшее уменьшение этого коэффициента. По достижении коэффициентом деления максимального значения и появлении единичного сигнала на первом входе блока 26 выбора перехода элемент И 22 открывается, а элемент И 23 закрывается по второму входу.Таким образом, при единичном сигнале на выходе датчика 6, т.е. при увеличении отношения сигнал/шум, сначала увеличиваются числа М . в ревер% сивных счетчиках 19 (М. в .тМ 1), а(+1при М = М начинает увеличиваться частота 1 на тактовых входах элементов 31 и 32 задержки, что приводит к уменьшению дисперсии временных искажений. При нулевом сигнале на выходе датчика 6 сначала уменьшается частота , а затем М 1(М,.фК). Таким%образом осуществляются "замирания",Коэффициент деления делителя 3 устанавливается таким образом, чтобы частота на его выходе была меньше скорости передачи информации. Так . как частота импульсов на выходе делителя 11 определяет значение глубины замираний, а частота импульсов на выходе делителя 12 - значение глубины11032замираний при изменении частоты, то коэффициенты деления этих делителей подбираются таким образом, чтобы эти значения были равны. Коэффициент деления делителя 13 выбирается таким образом, чтобы средний период смены полярности сигнала на выходе датчика 6, определяемый частотой импульсов на выходе делителя 13, равнялся выбранному периоду "замираний" в ка О нале связи. Элемент НЕ 5 необходим для того, чтобы импульсы с выхода входного каскада 1 и делителей 10-13 не совпадали во времени, чем обеспечивается устойчивость Работы устрой ства.Импульсы "дробления" дискретного сигнала моделируются следующим образом.На выходах делителей 35 и 36 фор мируются импульсы с частотами Ри Г 2 соответственно. Импульсы частоты Р, поступающие на вход датчика 38 псевдослучайных интервалов, определяют среднюю частоту появления им . пульсов "дроблений", так как начало импульса "дробления" определяется формированием на выходе датчика 38 перепада из нулевого состояния в единичное. формирователь 39 импульсов Зо пропускает на свой выход импульс из 56 12исходной последовательности, следующий непосредственно за перепадом 0 -1 на выходе датчика 38, т.е. Ре" ализуется аналогично каскаду 1. Импульс с выхода формирователя 39 устанавливает триггер 41 в единичное состояние и записывает в разряды счетчика 40 псевдослучайное число. После установки триггера 41 в единич" ное состояние открывается по первому входу элемент И 37 и на его выход поступают импульсы, которые подаются на вход счетчика 40 с частотой Г. Импульс с выхода перепопнения счетчика 40 устанавливает триггер 41 в нулевое состояние. Таким образом,на единичном выходе триггера 41 формируются положительные перепады импульсов "дроблений", длительность которых обратно пропорциональна частоте Г и имеет равномерное распределение. Импульсы дроблений накладываются на дискретный сигнал с помощью сумматора 42 по модулю два. Таким образом, предлагаемое устройство позволяет с достаточной сте" пенью адекватности моделировать дискретный радиоканал связи с "замираниями" и "дроблениями" передаваемой информации.1103256 фукалов ясно екто 3 ное каз 5"Патент Ужгород, ул. Проектная,илиал Составитель Ведактор Л, Алексеенко Техред М.Надь Тираж 699 ВНИИПИ Государственного ком по делам изобретений и о 13035, Москва, Ж, РаушскаяПодпи тета ССС крытий аб., д.