Устройство для контроля арифметических операцийпо модулю

О П И С А Н И Е 297041ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельствааявлено 11 Л.1969 ( 1356033 присоединением заявкиМПК 6 06 11/О Приоритетпубликовано 02.1,1971, Бюллетеньата опубликования описания 21.7.197 Комитет по аелам изобретений н открыти при Совете о 1 нинстрое СССР. И, Шапиро и В. Н, Елиза вител УСТРОЙСТВО ДЛЯ КОНТРОЛЯ АРИФМЕТИЧЕСКИХ ОПЕРАЦИ ПО МОДУЛЮИзвестны устройства для контроля арифметических операций по модулю, содержащие регистры контрольных кодов операндов, схему свертки, сумматор контрольных кодов по модулю и блок управления, в которых контрольный код, соответствующий результату арифметической операции, образуется путем передачи контрольных кодов операндов в сумматор по модупю.Однако этим устройствам свойственно низкое быстродействие, Целью настоящего изобретения является повышение быстродействия устройства контроля. Поставленная цель достигается за счет того, что в него введены схемы совпадения, входы первой из которых соединены с выходами регистра контрольных кодов первого операнда, входь второй схемы соединены с выходами регистра контрольного кода второго операнда, входы третьей схемы совпадения соединены с выходами схемы свертки, выходы схем совпадения соединены с соответствующими входами блока управления.На чертеже представлена блок-схема предлагаемого устройства, где 1 - регистр первого операнда, 2 - регистр второго операнда, 8 - схема свертки, 4 - схема управления, б - сумматор по модулю и б, 7, 8 - схемы совпадения, осуществляющие выявление контрольных кодов, равных коду модуля. Контрольные коды операндов, над которыми производится арифметическая операция, записываются в регистры 1 и 2, Код результата операции подается на вход схемы свертки 3, на выходе которой образуется контрольный код, соответствующий остатку по модулю от кода результата операции. Схема управления 4 в зависимости от контролируемой в данный момент операции (сложение, вычитание, умно жение, деление) формирует последовательнуюсерию сигналов, обеспечивающих передачу в лмматор б контрольных кодов операндов результата операции. Схемы совпадения б, 7, 8 предназначены длч обнаружения в регистре 15 контрольного кода первого операнда, в регистре контрольного кода второго операнда и на выходе схемы свертки соответственно кодов, равных коду модуля, по которому осуществляется контроль.20 Если при контроле операции сложения, вычитания или умножения одна из схем совпадения б, 7 пли обе обнаружили контрольные коды, равные коду модуля, то на выходе такой схемы образуется сигнал, который поступает 25 в схему управления. В результате поступленияэтого сигнала схема управления минует такт переписи в сумматор контрольного кода операнда и переходит к выполнению оставшейся части алгоритма контроля. Если при контроле 30 операции деления либо схема совпадения 7297041 Предмет изобретения Составитель И. В. Долгушева Тсхред Л. Я. Левина Корректор О. И, Волкова Редактор Е. Гончарова Заказ 110915 Изд. Мв 459 Тираж 473 ПодписноеЦНИИПИ Комитета по делам изобретений н открытий при Совете Министров СССРМосква, 7 К.35, Раушская наб., д. 415 Типография, пр. Сапунова, 2 обнаружила в регистре контрольного кода второго операнда (делителя) код, равный коду модуля, либо схема совпадения 8 обнаружила на выходе схемы свергки при подаче на ее вход кода частного от деления (код, равный коду модуля), то сигналы с выхода схем 7 илп 8, поступающие в схему управления, переводят ее к выполнению оставшейся части алгоритма контроля, минуя такт передачи в сумматор контрольного кода второго операнда. Если при контроле операции деления схема совпадения 8 обнаружила на выходе схемы свертки 3 при подаче на ее вход остатка от деления (код, равный коду модуля), то сигнал с выхода схемы совпадения 8, поступающий в схему управления, переводит ее к выполнению оставшейся части алгоритма контроля, минуя такт передачи в сумматор контрольного кода остатка. Устройство для контроля арифметическихопераций по модулю, содержащее регистры контрольных кодов операндов, схему свертки, сумматор контрольных кодов по модулю и блок управления, отличающееся тем, что, с целью повышения быстродействия, в него введены схемы совпадения, входы первой из которых соединены с выходами регистра контрольных кодов первого операнда, входы второй схемы соединены с выходами регистра контрольного кода второго операнда, входы 15третьей схемы совпадения соединены с выходами схемы свертки, выходы схем совпадения соединены с соответствующими входами блока управления.