Устройство для сокращения избыточности информации
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
10154 СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 11 С 08 С 19/2 ОПИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ СВ ЛЬСТ ю ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(71) Институт технической кибернетики АН Белорусской ССР(56) 1, Авторское свидетельство СССРР 523438, кл. С 08 С 19/28, 1975.2. Авторское свидетельство СССРпо заявке Р 2966739/18-24,кл. С 08 С 19/28, 1980 (прототип).(54)(57) 1. УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯИЗБЫТОЧНОСТИ ИНФОРМАЦИИ, содержащеепервый элемент И, первый вход которого соединен с информационной шиной,регистры, первые входы первого нвторого регистров объединены и соединены с выходом первого элемента И,перВый вход третьего регистра соединен с первым входом первого элемента И, ключ, выход которого соединенс выходной шиной устройства, второйэлемент И, выход которого соединенс первым входом ключа, регистр сдвига, выход которого соединен с первымвходом ключа, триггер, нулевой выходкоторого соединен с объединеннымивторыми входами первого элемента Ии регистра сдвига, два блока вычитания, первые входы которых объединенцс вторым входом ключа и соединены свыходом первого регистра, второй входпервого блока вычитания объединен свторым входом первого регистра и соединен с выходом второго регистра, авторой вход второго блока вычитанияобъединен с вторый входом второго регистра и соединен с выходом третьегорегистра, третий элемент И, арифметические блоки, первые управляющие вхо-ды кОторых Объединены и соединены свыходом третьего элемента И, входпервого арифметического блока соединен с первым выходом первого блокавычитания, а вход второго арифметического блока соединен с первым вы-ходом второго блока вычитания, блоксравнения, входы которого соединены соответственно с выходами первого и .второго ариФметических блоков, блок анализа, первый и второй входы которого соединены с первым и вторым входами первого блока вычитания, третий и четвертый - с первым и .вторым входами второго блока вычитания, пятый и шестой - с первым и вторым выходами блока сравнения, седьмой - с входной шиной устройства, первый .выход блока анализа соединен с вторым входом третьего. элемента И, второй - с вторым входом второго элемента И, третий и четвертый - с соответствую- щИ щими третьими входами первого и ьторого регистров, блок синхронизации, входами которого являются две инфор-. ыаинонные шины, одна ин ноторых оаъе-С динена с й -входом триггера, первыйвыход блока синхронизации соединен Я с объединенным синхронизирующим 5-входом триггера и с входами блоков вычитания, второй выход соединен с первым входом третьего элемента И, третий выход соединен с входом блока сравнения, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и упРощения устройства, в него введе- ны второй и третий блоки сравнения и четвертый элемент И, входы которого подключены к выходам второго и третьего блоков сравнения, выход соединен с объединенными вторыми управляющими входамй первогО и второго арифметических блоков, первые входы второго.и третьего блоков сравнения соединены с соответствующими первыми выходами первого и второго блоков вычитания, управляющие входы второго и третьего блоков сравнения объединены и соединены с четвертым выходом блока синхронизации.2. Устройство по п.1, о т л и ч ащ е е с я тем, что блоК анализа1015411 выполнен на дешифраторе, элементахИЛИ, элементах задержки, первый, второй, третий и четвертый входы дешифратора являются первым, вторым, третьим и четвертым входами блока анализа, нулевой выход дешифратора является первым выходом блока анализа,с первого по четвертый, с шестого подеВятый, одиннадцатый и двенадцатыйвыходы дешифратора соединены с первого по десятый входами первого элемента ИЛИ, одиннадцатый и двенадцатыйвходы элемента ИЛИ являются пятым иседьмым входами блока анализа, выходпервого Элемента ИЛИ объединен с вхоИзобретение относится к приему, передаче и обработке информации и может быть использовано в различных отраслях промышленности, где требуется обрабатывать большие информаци онные массивы.Известно устройство для сокращения избыточности информации, содержащее регистр текущей выборки, выход которого соединен с входом регистра памя ти выборок, первым входом блока вычитания и через второй арифметический блок с первым арифметическим блоком, выход регистра памяти соединен с вторым входом блока вычитания и первым входом электронного ключа, выход блока вычитания соединен через дешифратор и первый арифметический блок с вторым арифметическим блоком и выходным арифметическим блоком, выход которого подключен к второму входу электронного ключа, второму арифметическому блоку и к второму входу счетчика, первый вход которого соединен с входом устройства, а выход подклю - чен к второму входу дешифратора 1 11.Недостатками данного устройства являются сложность его аппаратурной реализации и низкое быстродействие.Наиболее близким к предлагаемому потехнической сущности является 30 устройство для сокращения избыточности информации, содержащее первый элемент И, первый вход которого соединен с информационной шиной, регистры, первые входы первого и второго 35 регистров, первые входы первого и второго регистров объединены и соединены с выходом первого элемента И, первый вход третьего регистра соединен с первым входом первого элемен та И, ключ, выход которого соединен с выходной шиной устройства, второй элемент И, выход которого соединен с первым входом ключа, регистр сдвига,дом первого элемента задержки и является вторым выходом блока анализа,выход первого элемента задержки соединен с первым входом второго элемента ИЛИ и является третьим выходом блока анализа, второй вход второгоэлемента ИЛИ является шестым входомблока анализа, другие входы второго элемента ИЛИ соединены с пятым, десятым, тринадцатым, четырнадцатым ипятнадцатым выходами дешифратора,выход второго элемента ИЛИ соединенс входом второго элемента задержки,выход которого является четвертымвыходом блока анализа. выход которого соединен с первым входом ключа, триггер, нулевой выход которого соединен с объединенными вторыми входами первого элемента И ирегистра сдвига, два блока вычитания,первые объединенные входы которыхобъединены с вторым входом ключа исоединены с выходом первого регистра,второй вход первого блока вычитанияобъединен. с вторым входом .первого регистра и соединен с выходом второгорегистра, а второй вход второго блока вычитания объединен с вторым входом второго регистра и соединен свыходом третьего регистра, третий,элемент И, арифметические блоки, первые управляющие входы которых объеди -иены.и соединены с выходом третьегоэлемента Я, вход первого арифметического блока соединен с первым выходомпервого блока вычитания, а вход второго арифметического блока соединенс первым выходом второго блока вычитания, блок сравнения, входы которого соединены соответственно с выходами первого и второго арифметическихблоков, блоканализа, первый и второйвходы которого соединены с первым ивторым вхоДами первого блока вычитания, третий и четвертый - с первыми вторым входами второго блока вычитания, пятый и шестой - с первым ивторым выходами блока сравнения,седьмой - с входной шиной устройства,первый выход блока анализа соединен свторым входом третьего элемента И,второй в . с вторым входом второгоэлемента И, третий и четвертый - ссоответствующими третьими входамипервого и. второго регистров, блоксинхронизации, входами, которого являются две инФормационные шины, одна изкоторых объедииена с й -входом триггера, первый выход блока синхронизации соединен с объединенным синхронизируичлим,5 -входом триггера и с входами блоков вычитания; второй выход соединен с первым входом третьего элемента И, третий выход соединен с входом блока сравнения, причем блок анализа содержит элементы ИЛИ, И, ИЛИ-НЕ, элементы задержки2.Недостатками известного устройства являются сложность аппаратурной реализации и недостаточная точность. Повышение точности обеспечивается 10 меньшими требованиями к длине разрядной сетки в устройстве, что достигается сравнением либо тангенсов наклона передаваемой Функции от 0 до 45 ф, либо котангенсов от 45 до 90 О. Это 15 позволяет исключить необходимость оперирования с большими числами.Цель изобретения - повышение точности и упрощение устройства.указанная цель достигается тем, 0 что в устройство для сокращения избыточности информации, содержащее первый элемент И, первый вход которого соединен с информационной шиной, регистры, первые входы первого и второ го регистров объединены и соединены с выходом первого элемента И, первый вход третьего регистра соединен с первым входом первого элемента И, ключ, выход которого соединен с выходной шиной устройства, второй элемент И, выход которого соединен с первым входом ключа, регистр сдвига, выход которого соединен о первым входом ключа, триггер, нулевой выход которого соединен с объединенными вторыми входами первого элемента И и регистра сдвига, два блока вычитания, первые входы которых объединены с ,вторым входом ключа и соединены с выходом первого регистра, второй вход 40 первого блока вычитания объединен с вторым входом первого регистра и соединен с выходом второго регистра, а второй вход второго блока вычитания объединен с вторым входом второго 45 регистра и соединен с выходом третьего регистра, третий элемент И, арифметические блоки, первые управляющие входы которых объединены и соединены .с выходом третьего элемента И, вход первого арифметического блока соединен с первым выходом первого блока вычитания, а вход второго арифмети.ческого блока соединен с первым выходом второго блока Вычитания, блок сравнения, входы которого соединены соответственно с выходами первого и второго арифметических блоков, блок анализа, первый и второй вход которого соединены с первым и вторым входами первого.,блока вычитания, третий и четвертый - с первым и вторым входами второго блока вычитания, пятый и шестой - с первым и вторым выходами блока сравнения, седьмой - с входной шиной устройства, первый выход 65 блока анализа соединен с вторым входом третьего элемента И, второй - с вторым входом второго элемента И,третий и четвертый - с соответствующими третьими входами первого и второго регистров, блок синхронизации, входами которогс являются две информацион- ные шины, одна из которых объединена с К -входом триггера, первый выход блока синхронизации соединен с объединенным синхронизирующим 5 -входом триггера и с входами блоков вычитания, второй выход соединен с первым входом третьего элемента И, третий выход соединен с входом блока сравнения, дополнительно введены второй и третий блоки сравнения и четвертый элемент И, входы которого подключены к выходам второго и третьего блоков сравнения, выход соединен с объединенными вторыми управляющими входами первого и второго арифметических блоков, первые входы второго и третьего блоков сравнения соединены с соответствующими первыми выходами первого и второго блоков вычитания, управляющие входы второго и третьего блоков сравнения объединены и соединены с четвертым выходом блока синхронизацииПричем блок анализа выполнен на дешифраторе, элементах ИЛИ, элементах задержки, первый, второй, третий и, четвертый входы дешифратора являются первым, вторым, третьим и четвертым входами блока анализа, нулевой выход дешифратора является первым выходом блока анализа, с первого по четвертый, с шестого по девятый, одиннадцатый и двенадцатый выходы дешифратора, соединены с первого по десятый входами первого элемента ИЛИ, одиннадцатый и двенадцатый входы элемента ИЛИ являются пятым и седьмым входами блока анализа, выход первого элемента ИЛИобъединен с входом первого элемента задержки и является вторым выходом блока анализа, выход первого элемента задержки соединен с первыМ входом второго элемента ИЛИ и является. третьим выходом блока анализа, второй вход второго элемента ИЛИ являетсяшестым входом блока анализа, другие входы второго элемента ИЛИ соединены с пятым, десятым, тринадцатым,четырнадцатым и пятнадцатым выходами дешифратора, выход второго элемента ИЛИ соединен с входом второго элемента задержки, выход которого является четвертым выходом блока анализа.На Фиг,1 приведена функциональная схема предлагаемого устройства; на фиг.2 - схема блока анализа, на фиг,З - кривая для пояснения принципа сокращения избыточности.Устройство 1,фиг.1) содержит регистры 1-3, регистр 4 сдвига, ключ 5,блоки б и 7 вычитания, арифметическиеблоки 8 и 9, блоки 10-12 сравнения, 1015411элементы И 13-16, триггер 17, блок18 синхронизации, блок 19 анализ а,входные шины 20-23 и выходную шину 24 60 Блок 19 анализа ( фиг,2 ) состоит из дешифратора 25, элементов .ИЛИ 26 5 и.27 и элементов 28 и 29 задержки,Выходы регистров 1 и 2 соединены с первым и вторым входами блока 6 вычитания, выходом соединенного с первым арифметическим блоком 8. Первый вход 10 регистра 3 соединен с первым входом регистра 1 и через элемент И 13 с информационным входом 20 и входом регистра 2, второй вход регистра 3 соединен с выходом регистра 2, а выход - 15 с вторым входом регистра 1 и с первым входом блока 7 вычитания, к второму входу которого подключен выход первого регистра 1, одновременно через ключ 5 соединенный с выходной шиной 24.Входы дЕ ж иблока 19 анализа соединены с первым и вторим выходами блоков 6 и 7 вычитания, третьи выходы которых подключены к входам блоков 8 и 11 и блоков 9 и 10 соответственно. Первые управляющие входй арифметических блоков 8 и 9 через элемент И 14 подключены к выходу М блока 19 анализа, а выходы - к входам блока.12 сравнения, выходы кото. рого соединены с входами К и л блока19 .анализа. Нулевой. выход триггера 17 соединен с вторым входом элемента И 13 и с информационным входом регистра 4 сдвига, выход которого со-З 5 единен с первым входом элемента И 15, подключенного к ключу 5. Выходы .о и н блока 19 анализа соединены с управляющими входамирегистров 3 и 1 и с вторым входом элемента И 15 соО ответственно. Вход м блока 19 анали-. за и Я -вход триггера 17 соединены соответственно с входными шинами 23 и 21. Входы блока 18 синхронизации соединены с входными шинами 21 и 22.Первый выход блока 18 соединен с управляющими входами регистров 4 и 2 и с третьим входом элемента И 13, второй выход выход а ) - с управляющими . входами блоков 6 и 7 вычитания и с 5-входом триггера 17,ю третий выход . (выход д ) - с управляющими входами блоков 10 и 11 сравнения, выходы которых через элемент И 16 подключены к вторым управляющим входам арифметических блоков 8 и 9, четвертый выход (выход 6) - с вторым входом элемента И 14, пятый выход (выход Ъ)с управляющим входом блока 12 сравнения.В блоке 19 анализа первый выход дешифратора 25 подключен к.первому . входу элемента И 14, выходы дешифратора 25 с второго по пятый,с седьмого по десятый, двенадцатый и тринадцатый через первый логический элеМент ИЛИ 26 подключены к второму входу элемента И 15 и к входу элемента28 задержки, выход которого подключен к первому входу второго элемента ИЛИ 27 и к управляющему входу регистра 1, а шестой, одиннадцатый,четырнадцатый, пятнадцатый и шестнадцатый выходы дешифратора 25 черезэлемент ИЛИ 27 и элемент 29 задерж-ки подключены к управляющему входурегистра 3. Первый, второй, четвертыйи Восьмой адресные входы дешифратора25 подключены соответственно к первыми вторым входам блоков 6 и 7 вычитания.. Метод обработки информации, заложенный в пРедлагаемом УстРойстве,эдаУключается в определении отношениядхдля каждой точки двухмерного информационного массива, сравнении этогоотношения с соответствующим отношением для предыдущей точки с заданнойточностью, т.е.для 1 -й тсчки определяется отношение дУ/ьХ и сравнивается с отношением ЬЧ 1/дХ 1, полученнымДЛЯ 1-1) -й точКИ, гДЕ, Ь 1 =У 1 4-Уо,дЧ 1=У-УофдХ 1 =Х"ХодХ,=Х Хо,а Х,УО, х.; 1 У ЮХ,У - координатыначальной (или информативной), (1-1) -йи 1 -й точки соответственно,Иными словами в устройстве реализуется с заданной точностью критерийвыборки в соответствии с выражениемИ дУ;1дХ; дХ,При этом точность (или погрешность)сравнения задается оператором длинойразрядной сетки сравниваемых отноше- .нийф И, дУ для уменьшения длины разряднойсетки в устройстве сравниваютЬХ спри И дх "ьУ ЬХ дХ 1 1-1 или - с - при дУ 7 дХ";дУ ЬХ 1.ДХ ВХ 1ьЪ ДУ-физический смысл укаэанного выше состоит в том, что при сравнении тан- генсов от 0 до 45 (дУ/дх) и котангенсов от 45 до 90 (дХ/дЧ) операцию проводят над числами от 0,00 до 1,00 включительно. Это.позволяет исключить необходимость оперировать с большими числами и повысить точность устройства.Устранение иэбыточности вводимой двухмерной информации осуществляют в. реальном масштабе времени в процессеанализа текущих коьрдинат. При этом выявляют прямолинейные участки кривой. Точки перехода иэ криволинейно-го участка в прямолинейный и наоборот считаются характерныии (или инФормативными 1 точками данной кривой.В процессе такой обработки координа:ты характерных точек поступают на выход устройства для ввода в ЭВМ, акоординаты точек,имеющих на прямолинейных участках вводимой кривой, навыход устройства не поступают и вЭВМ не вводятся.Для анализа Формы вводимой кривойв устройстве определяют элементарныеприращения координат дХ и ду каждой последующей точки относительнопредыдущей характерной точки, .длячего-координаты первой точки записывают в регистр, 1, второй - в регистр 153, третий - в регистр 2. При этом наблок б вычитания поступают данные срегистров 1 и 2, а на блок 7 вычитания - с регистров 1 и 3, В блоках би 7 определяются разности дХ, д 2 Ои дх .соответственно.Значение ЬХ. и дУ поступаютв арифметический блок 8 и на блок 11сравнения, а значения дХи дУ по-ступают в арифметический блок 9 и, на 25блок 10 сравнения. Причем в зависимости от результатов сравнения в блоках 10 и 21 на выходе арифметическихблоков 8 и.9. получаютдул Мг - 30ьХЬХа.при дХЬУ,О 7 ЬУдХ Мпри дУ ) дХдЗх 7 ЬХ 2Полученные частные являются тангенсами (котангенсамиу углов наклонаэлементарных отрезков прямых или производными вводимой кривой.Сравнивая между собой значения,ду ь%:дх ь( 2дх дх дчи - .или и - ), можно определить лежат точки на однойпрямой или нет. Сравнение производится .в блоке 12, При неравенстве укаэанных значений дается разрешение на 45передачу координат точки в ЭВМ. Одновременно в регистр 1 перезаписываютсякоординаты первой точки, а в регистр3 - координаты второй точки. При ра. венстве дается разрешение только наперезапись координат второй точки врегистр 3, при этом координаты первойточки стираются. В обоих случаях ко-.ординати последующей точки записываются в регистр 2,При обнаружении прямолинейногоучастка координаты каждой последующей. точки на этой прямой сопоставляютсяс координатами начальной точки отрезка, чем достигается высокая точностьанализа и исключается ошибочное пред-бОставление криволинейных участков сбольшим радиусом кривизны прямолинейнымиеПри обнаружении криволинейногоучастка координаты каждой последующейб 5 точки на этой кривой сопоставляются с координатами каждой предыдущей точки и при выполнении условия нера-, венства координаты предыдущей точки передаются в ЭВМ. При этом кОличество передаваемых точек на единицу длины участка кривой зависит от кривизны участка ивеличины принятой погрешностиПри обнаружении участка прямой, параллельной оси координат, т.е. ког да дХ или ЬУ равны нулю, работаарифметических блоков 8 и 9 запреща- ется и в блоке 19 анализа формируется сигнал, аналогичный сигналу равенства блока 12 сравнения, который также разрешает только перезапись. координат из регистра 2 в регистр 3, при этом координаты .в регистре 3 стираются, т,е. Устройство работает аналогично рассмотренному ранее при анализе прямолинейного участка, однако без использования арифметических блоков 8 и 9 и блока 12 сравнения.Устройство ( Фиг.1) работает следующим образом.Перед началом ввода по входной шине 21 на Р-вход триггера 17.и .на один из входов блока 18 синхронизации поступаетсигнал установки. Триггер 17. Фиксируется в нулевом состоянии,при-. чем сигнал с нулевого выхода триггера 17 поступает на элемент И 13 и на информационный вход регистра 4 сдвига. Поступление координат каждой точки сопровождается сигналом ввода, который по входной шине 22 поступает на второй вход блока 18 синхронизации, При этом на выходах блока .18 синхронизации поочередно формируются управляющие тактовые импульсы, которые обеспечивают синхронную работу устройства. Одновременно с сигналом . ввода по входной шине 20 .на входы элемента И 13 и регистра 2 иэ устройства съема данных (не показано) по-ступают координаты Х и У начальной точки А в цифровом параллельном коде. Сигнал с выхода блока 18 синхронизации разрешает запись координат х и. в регистры 1 и 3 (через элементИ 1 ф и в регистр 2. Этим же сигналом производится запись в первый разряд регистра 4 сдвига "1".регистры 1-3 построены таким образом, что при записи новой информацйи предыдущая стирается например, на р-триггерах), Далее, при поступлении с выхода блока 18 синхронизации.сиг.ф нала О наб-вход триггера 17 последний устанавливается в единичное состояние и блокирует поступление координат х и у в регистры 1 и 3 через элемент И 13, а также прекращает поступление единичного сигнала на ин формационный вход регистра 4 сдвига. Одновременно сигнал с выхода блокана первом,и второмвыходах блока 7 формируются единичные сигналы, соответствующие значениям дЯ=ДУ=О, а на первом и втОром выходах блОКа 6 сигнал отсутствует, так как Д хФО, ДУФО . В этом случае на йходе дешифратора 25 присутствует код 1100; при котором на двенадцатом выходе дешифратора 25 появляется единичный сигнал, который через элемент ИЛИ 26 поступает на второй вход элемен- . та и 15 ( этот сигнал дальше не проходит, так как блокируется .нулевым сигналом с второго разряда регистра 4 сдвига) , через элемент ИЛИ 26 иэлемент 28 задержки - на управляющийвход регистра 1, тем самым разрешаязапись в него содержимого ретастра 3,50 55 18 синхронизации дает разрешение на ввод.в блоки 6 и 7 вычитания содержимого регистра 1 ( координаты х и), ,а также содержимого регистра 2 в блок 6 и содержимого регистра 3 в блок 7. По этому же сигналу в блоках б и 7 вычитания определяется разность чисел поступивших из регистров 1-3. В данном случае ЬХл=дУлЬХ=дУг=О,так как в регистрах 1-3 находятся координаты начальной точки. При этом на первых и вторых выходах блоков 6 и 7 формируются сигналы, которые поступают на вход дешифратора 25. На дешифраторе 25 анализируются состояния первых и вторых выходов блоков 6 и 7 вычитания и, в зависимости от их состояния, принимается соответствующее решение, Так, например, в данном случае на входах дешифратора 25 присутствует код 1111, при котором на 20 пятнадцатом выходе дешифратора 25 появляется единичный сигнал, который через элемент ИЛИ 27 и элемент 29 задержки поступает на управляющий вход регистра 3, чем разрешает пере запись содержимого регистра 2 в регистр 3. А нулевым сигналом с нулевого выхода дешифратор 25 через элемент И 14 блокирует работуарифметических блоков 8 и 9. Этим заканчивается об- З 0 работка начальной точки информационного массива фиг.3).Следующий сигнал ввода по шине 22 поступает на блок 18 синхронизации, который вновь Формирует управляющие тактовые импульсы. При этом по сигналу с первого выхода блока 18 синхронизации в регистр 2 принимаются координаты первой точки, а "1", записанная на первом разряде регистра 4, сдвигается (перезаписывается ) на вто-. рой разряд, нулевой .сигнал с выхода которого поступает на вход элемента И 15.По сигналу 9 с выхода блока 18 синхронизации в блоках б и 7 вычита ния происходит определение разностейкоординат записанных точек. При этом затем через элементы ИЛИ 26 и 27 и элементы 28 и 29 задержки - на управляющий вход регистра 3, разрешая запись в него содержимого регистра 2, Этим заканчивается обработка второй точки приведенного графика.По очередному сигналу ввода, поступающему на блок 18 синхронизации, вновь формируются управляющие тактовые импульсы. как и прежде, сигналом с первого выхода блока 18 синхронизации в регистр 2 записываются координаты очередной точки и на второй разряд регистра 4 сдвига переписывается "О", т,е, регистр 4 устанавливается в исходное состояние, при этом элемент И 15 открывается.По сигналу О с выхода блока 18 синхронизации в блоках 6 и 7 вычитания происходит определение разностей координат точек А , А и А , прио Оо чем в блоке 6 определяется разность Арг-АО, а в блоке 7 - разность А -АО оо (фиг.3). Так как оба результата от, личны от нуля, т. е. ьч, л Ф О, дчо, дхюо, дЧг ФО, то на первых и вторых выходах блоков 6 и 7 вычитания сигнал отсутствует. В этом случае на входе дешифратора 25 присутствует код ОООО, при котором на нулевом выходе дешифратора появляется единичный сигнал, который поступает на вход элемента И 14, через который на первые управляющие входы арифметических блоков 8 и 9 поступает сигнал 4 с четвертого выхода блока 18 синхронизации.По сигналу 8 с выхода блока 18 синхронизации в блоках 10 и 11 прбиз- воДЯтсЯ сРавнениЯ дХ.л с ДУ,л и ДХ сПри ДХкдУи при й( Уг на выходах блоков 10 и 11 сравнения появляются единичные сигналы, которые через элемент И 16 поступают на вторые управляющие входы ариФметических блоков 8 и 9.по сигналу В в арифметических блоках 8 и 9 происходит определениезначений - (при дХ.ДУ) и - ( приЬХлдХ 1дУа ЬУлДМ . д%или (при Дхг(ДУ) и - (при дХ (дУ 1 сог ЬХ лответственно. Значения этих отношений с арифметйческих блоков 8 и 9 поступа- ют на блой 12, где по сигналу г с выхода блока 18 они сравниваются. В данном случае результатом сравнения является сигнал равенства и на первоМ выходе блока 12 появляется сигнал, который через вход Л блока 19. анализа, элемент ИЛИ 27 и элемент 29 задержки разрешает перезапись координат точки АО иэ регистра 2 в регистр 3. При этом координаты точки Ав регистре 3 стираются.1015411 Составитель В.Кунцевичедактор Ю,Ковач Техред К.Мыцьо Корректор В.Гирняк Филиал ППП "патентф, г.ужгород, ул.Проектная, 4 Закаэ 3220/47 Тираж 61 ВНИИПИ Государст по делам иэобр 113035, Москва, енно тени -35 Подписноекомитета СССРи открытийаушская наб., д.4/5
СмотретьЗаявка
3216327, 11.12.1980
ИНСТИТУТ ТЕХНИЧЕСКОЙ КИБЕРНЕТИКИ АН БССР
МАМЕДОВ АКИФ ГУСЕЙН-ОГЛЫ, ЛАКЕРНИК АЛЕКСАНДР САВЕЛЬЕВИЧ, ЗЕНИН ВЛАДИМИР ЯКОВЛЕВИЧ, ДАВЕЙНИС ВАЛЕРЬЯН СЕМЕНОВИЧ
МПК / Метки
МПК: G08C 19/28
Метки: избыточности, информации, сокращения
Опубликовано: 30.04.1983
Код ссылки
<a href="https://patents.su/8-1015411-ustrojjstvo-dlya-sokrashheniya-izbytochnosti-informacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для сокращения избыточности информации</a>