Арифметическое устройство цифрового вычислителя для самонастраивающихся систем автоматического управления

ОП ИСАНИ ЕИЗЬБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсиикСееиалистическихРеспублик(23) П риоритет Опубликовано 15.03.83. Б 1 оллетень Р 1 т 10 . Дата опубликования описания 1 7.03.83(088.8) . яв млею изебретеинй и етерытий1Ю.М.Гусев В.А. Семеран, Р.У. Даминов и М.Х. ЙигабутдиновФ ДУфимский ордена Ленина авиационный институт йвь-"Орцщоййкттйй4 М яЦДМТ(54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО ЦИФРОВОГО ВЫЧИСЛИТЕЛЯ ДЛЯ САМОНАСТРАИВАЮЩИХСЯ СИСТЕМАВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ Изобретение относится к автоматическому управлению, в частности к вычислительным устройствам самонастраивающихся систем.Известно арифметическое устройство, содержащее блоки умножения, и применяется в составе системы, включающей пре-. образователь аналог код, запоминающий блок, преобразователь код-аналог, управляющие входы которых соединены с выходом блока управления, причем вход1 О системы соединен с выходом датчика управляемой координаты системы, а выход подключен к блоку подстройки параметров регулятора. Алгоритм его работы15 основан на решении интегрального уравнения Вилера-Хопфа1.Недостатком указанного устройства является необходимость больших аппаратурных затрат для получения приемлемой точности, что обусловлено некорректностью задач данного типа.Наиболее близким к изобретению по технической сущности является цифровое вычислительное устройство, содержащее блок умножения, первый и второй входы которого подключены к информационным входам устройства, формирователь дополнительных кодовпервый вход которого соединен с выходом блока умножения, а второй и третий входы - с соответствующими информационными входами устрой- ства, и последовательно соединенные 1 такаплнвающие сумматоры блок возведения в квадрат и сумматор, выход которого подключен к выходу устройства, причем управляющие входы блока умножения, накапливающих сумматоров, блока возведения в квадрат и сумматора соединены с соответствующими управляющими входами устройства 2 1.Недостатками этого известного устрой ства являются сложность и, следователь но, низкая надежность.Цель изобретения - упрощение устройства н повышение его надежности,Указанная цель достигается тем, что в арифметическое устройство цифрового4973 . 4Блок схема (фиг. 4) коммутаторавключает дешифратор 68, группы элементов И 69, объединенные в группы 70,блок 71 сравнения.Работа арифметического устройствасовместно с системой автоматическогоуправления происходит следующим образом.На вход системы 11 аддитивно с уп 1 о равляюшим сигналом (уставной) поступает сигнал с генератора 9, формируюшего пробный сигнал типа псевдослучайный двоичный (ПСДС). Управляемая координата у (т, ), содержащая сос тавляюшую реакции на пробный сигнал,поступает на преобразователь 1 аналог- код, где результаты измерения дискретных значений сигнала представляются вцифровом коде. Арифметическое устройо ство 2 обеспечивает вычисление коэффициентов разложения а; текущей импульсной переходной функции (ИПФ) по системе ортогональных функций Уолша где а 4 о%1(Ъ) 45 где РЬ- гд) - единичный ПСДС; ЧМ (г) - ортогональные функции Уолша.3 100 вычислителя для самонастраивающихся систем автоматического управления введен коммутатор, информационный вход которого соединен с выходом формирователя дополнительных кодов, управляющий вход - с соответствующим управляющим входом устройства, а выходы - с входами соответствующих накапливающих сумматоров.Гри этом коммутатор содержит блок сравнения и последовательно соединенные дешифратор и группы элементов И выходы которых подключены к выходам коммутатора, а вторые входы - к соответствующим входам блока сравнения и к информационным входам коммутатора, управляющие входы которого соединены с соответствуюцими информационными входами дешифратора, причем выход блока сравнения подключен к управляющему входу дешифратора и к сигнальному выходу коммутатора.На фиг. 1 представлена блок-схема самонастраивающейся системы автоматического управления; на фиг, 2 - блок схема арифметического устройства; ца фт. 3 - блок-схема примерной реализации блока управления; на фиг, 4 - блок-схема коммутатора.Блок-схема (фиг. 1) самонастраиваюшейся системы автоматического управления включает преобразователь 1 аналогкод, арифметическое устройство 2, запоминающее устройство 3, преобразователь 4 код-аналог, блок 5 управления, датчик3 6 управляемой координаты, блок 7 настройки регулятор 8 с объектом управления, генератор 9 пробных сигналов, блок 10 сложения, вход системы 11.Блок-схема (фиг. 2) арифметического устройства включает. блок 12 умножения, состоящий из регистра множителя 13, регистра множимого 14, сумматора 15 и элемента И 16, формирователь 17 дополнительных кодов, накапливающие сумматоры 18, блок 19 возведения в квадрат, состоящий из регистра множителя 20, регистра множимого 21, сумматора 22 и элемента И 23, сумматор 24, коммутатор 25, входы 26-41 устройства.Блоксхема (фиг. 3) примерной реализации блока управления включает генератор 42 тактовых импульсов 42, сдвигающий регистр 43, состоящий из ячеек 431-43.1, распределитель 44 импульсов, счетчик 45 адреса, дешифратор 46 адреса, логические узлы 47-51, состоящие из счетчиков 52 - 56 и элементов И 57 - 66, элемент ИЛИ 67. текушее значение коэффициентаразложения ИПФ по системеортогональных функций Уолша;интенсивность пробного сигнала;ордината выходного сигналаобъекта в дискретные моментывремени 5,минимальный период ПСДС;число данных в максимальномпериоде ПСДС Т = Мд,свертка функций Уолша -и ПСДС,вычисляемая по формуле 50Значение Ч; (5 д) хранятся в запоминающем устройстве 3. Значения коэффициентов разложения требуемой ИПФ (ц;,ТР)вычисляются заранее и вводятся в , запалинающее устройство 3. Кроме того, арифметическое устройство 2 обеспечивает вычисление сигнала самонастройки, представляющего собой сумму квадратов разности всех коэффи973 4со счетчика 53 логического узла 48, ко торый соответствует 1 и управляет прэ хождением кода произведения в накапливающие сумматоры 15. По коду 1, поданному на вход 32, дешифратор 68 вы дает сигнал "1" на первые входь одной из групп элементов И 70, разрешая прохождение через нее кода произведения в соответствующий накапливающий сумматор 15, если отсутствует сигнал на управляющем входе дешифратора 68 с выхода блока 71 сравнения, Блок 71 сравне-. ния осуществляет анализ информативности передаваемого числа и,если его модуль меньше заранее заданной величины, выдает сигнал, запрещающий передачу кода чис- ла через коммутатор 25. Этот сигнал подается также на сигнальный выход коммутатора 25 и далее на управляющий вход соответствующего накапливающего сумматора 15, запрещая операции приема кода.Сигнал с ячейки 43 осуществляет запись 1 в ячейку 43, при этом находится следующее произведение чисел, записанных в регистрах 13, 14 блока умножения, У(5 д 1 Ч;(5 д), 1 =2,5 =1.Это произведение поступает через ком, мутатор 25 во второй накапливающий сумматор и т.д. до тех пор, пока показание счетчика 63 логического узла 48 не станет равным числу М, соответствую щему числу коэффициентов разложения .ИПФ. Если показание счетчика 53 равно М, сигнал с ячейки 43- записывает 1" в ячейку 438 и в счетчик 54 логического узла 49. Сигнал с ячейки 43 8 сбрасывает на О" регистр множимого 14 блока 12 умножения и счетчик 53 логического узла 48 записывает 1 в ячейку 432, если показание счетчика 54 меньше числа Й, соответствующего числу.значений управляемой координаты у (ь,5), .5 =1, М, Сигнал с ячейки 43 й зат:- сывает 1" в ячейку 43, если показание счетчика 54 равно числу М.Таким образом, в накапливающих сумматорах 18 записаны разности коэффициентов разложения текущей ИПФ и соответствующих коэффициентов разложения требуемой ИПФ. Сигнал с ячейки 439 считывает сигнал с первой ячейки распределителя 44 импульсов, осуществляв передачу кода из накапливающего сумматора 18 (первого) в регистры ЫО и 21 блока 1 9 возведения в квадрат, и под готавливает цепь установки в "Оэтого накапливающего сумматора, По сигналу с ячейки 43 0 осуществляется установка 5 1 004циентов разложения текущей и требуемой ИПФ по формулеМгде М - число вычисляемых коэффициентов разложения Ю;,Сигнал с ячейки 43. блока управления считывает коды коэффициентов разложения требуемой ИПФ (д;, тр), с за- . 0поминающего устройства 3 в накапливающие сумматоры 18.и сбрасывает наО сумматор 24, регистр множимого14, счетчик 15 адреса, счетчики 53-56блока управления.15В следующем такте через интервалвремени, зависящий от периода генератора 42 тактовых .импульсов, сигнал сячейки 43 считывает код с преобразователя 1 аналог-код в регистр множимого 14. Сигнал с ячейки 43 сбрасы вает на "О" регистр множителя 13,сумматор 15 блока 1 Ы умножения и записывает "1" в счетчик 45 адреса. Сигнал с ячейки 43 4 считывает код свертки функции Уолша. По сигналу с ячейки435 осуществляется передача кодов изрегистра многожимого 14 в сумматор15. Если младший разряд регистра мысжителя равен "1", производится поразрядное суммирование и запись "1 в счетчик 52 логического узла 47. По сигналу, с ячейки 43 осуществляется сдвиг регистра множителя 13 и сумматора 15на один разряд вправо, запись 1в ячей З 5ку 43 блока управления, если показаниясчетчика 52 логического узла 47 меньше числа К - разрядности чисел в регистрах.Таким образом, за К тактов сигналами с ячейки 436 осуществляется перемножение чисел У (5 д), 5 =1, записанныхв регистр множимого 14 и Ч 1(д), 1 =.1,5 =1, записанных в регистр множителя 13, сигнал с ячейки 43осуществляет запись,"1 в ячейку 43 и в счетчик 53 логического узла 48, если показание счетчика 52 логического узла 47равно К. Сигнал с ячейки 43выводиткод произведения из сумматора 15 в 1-й50(1=1) накапливающий сумматор 18 через комм.татор 25. При этом, если знаки умножаемых чисел противоположны,то с помощью формирователя 17 дополнительных кодов в накапливающий сумматор код произведения подается в об 55ратном коде, а в случае совпадения -в прямом коде, На управляющий вход 32дешифратора 68 при этом подается код7 100 0" упомянутого накапливающего сумматора 1 8, 11 епи установки "0" остальных накапливающих сумматоров заперты до прихода соответствующих сигналов с распределителя 44 импульсов, ИЬ сигналу с 5 ячейки 43 осуществляется передача кодов из регистра множимого 21 блока 19 возведения в квадрат в сумматор 22, если младший разряд регистра множителя равен "1", и осуществляется поразрядное 10 суммирование. По сигналу с ячейки 43.осуществляется сдвиг регистра множителя 20 и сумматора 22 блока 19 возведения в квадрат на один разряд вправо, запись "1в ячейку 43.т 1 блока управле ния, если показание счетчика 55 логического узла 50 меньше числа К, соответст- вующего числу разрядов кодов чисел, либо записывается "1" в ячейку 43, если показание счетчика 55 равно К, Таким 20 образом за К тактов сигнала с ячейки 43, осуществляется возведение в квадрат числа, записанного в регистрах 20 и 21, По сигналу с ячейки 43 осуществляется вывод кода произведений из сумма тора 22 блока 19 вазведения в квадрат.е "сумматор 24 и запись "1" в счетчик 56 логического узла 51. Ио сигналу с ячейки 4 3 осуществляется сброс на "0" регистров и сумматора блока 19 возве- Зо дения в квадрат, запись 1в ячейку 439, сброс на 0" счетчика 55 логичеокого узла через элемент ИЛИ 67,если по казание счетчика логического узла 51 ме ныне числа Й . Этот же сигнал с ячейки 43 д 5 осуществляет за пись "1" в ячейку 43, если содержимое счетчика 56 логичесКого узла 51 равно М .Таким образом, если содержимое счет-о чика 56 меньше числа М, то в следующем такте сигнал с ячейки 43 считывает сигнал со второй ячейки распределителя 44 импульсов, который осуществляет передачу кода накапливающего сумма тора 18 (второго) в регистры блока 19 возведения в квадрат. За Й +1 тактов распределителя 44 импульсов в сумматоре 24 оказывается записанное число, соответствующее величине сигнала самс50 настройки. Сигнал с ячейки 431 выводит код сумматора 24 на вход преобразователя 4 код-аналог. Аналоговая велъ чина, соответствукнпая вычисленному значению сигнала самонастройки, с выхода преобразователя 4 поступает на вход55 блта 7 настройки параметров регулятора, Блок 7 настройки параметров регулятора изменяет параметры системы управ 4973 8 ления с целью приближения их к требуе-Предложенное арифметическое устройство цифрового вычислителя является более простым, требующим меньших аппаратурных затрат, и вследствие этого более надежным по сравнению с прототипом. формула изобретения 1. Арифметическое устройство цифрового вычислителя для самонастраивающихся систем автоматического управления, содержащее блок умножения, первый и второй входы которого подключены к информационным входам устройства, формирователь дополнительных кодов, первый вход которого соединен с выходом блока умножения, а второй и третий входы - с соответствующими информационными входами устройства, последовательно соединенные накапливающие сумматоры, блок возведения в квадрат и сумматор, выход которого подключен к выходу устройства, причем управляющие входы блока умножения, накапливающих сумматоров, блока возведения в квадрат и сумматора соедирены с соответствующи- . ми управляющими входами устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения и повышения надежно сти устройства, в него введен коммутатор, информационный вход которого соединен с выходом формирователя дополнительных кодов, управляющий входс соответствующими управляющим входом устройства, а выходы - с входами соответствующих накапливающих сумматоров. 2, Устройство по п. 1, о т л и ч аю щ е е с я тем, что коммутатор содержит блок сравнения и последовательно соединенные дешифратор и группыэлементов И, выходы которых подключены к выходам коммутатора, а вторые входы - к соответствующим входам блокасравнения и к информационным входамкоммутатора, управляющие входы которо.го соединены с соответствующими информационными входами дешифратора, причем выход блока сравнения подключен куправляющему входу дешифратора и ксигнальному выходу коммутатора. Источники информации,принятые во внимание при. экспертизе 1. Аналитические самонастраивающиеся системы автоматического управ, Келемеш Техред Е.Харитончик Коррект Е. Рошко едак Заказ 1/5 пиал ППП "Патент", г. Ужгород, ул. Проектная, 4 3/60 ВНИИПИ Госуд ло делам 113035, Москраж 872 Подпитвенного комитета СССРбретений и открытийЖ, Раушская наб., д