Устройство для сопряжения цифровой вычислительной машины с периферийными устройствами

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских(53)М. Кл. с присоединением заявки М С 06 Е 3/04 Ьаударетваввб каепат Сь.ь. Р ее авлан хзааратеанФ н отхрмтнВОпубликовано 23.11.82. Бюллетень М 43 Дата опубликования описания 23.11.82 А. Черепанов, А.И. Кулик, А.К. Сосновс и А.В, Спирков 1(22) Авторы изобретения иевс 71) Заявитель 4) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦИФРОВОЙ ВЫЧИСРИТЕЛЬНОЙ МАШИНЫ С ПЕРИФЕРИЙНЫМИ УСТРОЙСТВАМИ1Изобретение относится к вычислительной технике и может быть использовано в вычислительных и информационно-измерительных системах.Известны устройства для сопряжения ЦВИ с периферийными устройствами, содержащие блок прерываний, регистр инструкций, адресный регистр, блок состояния, блок управления и сумматор 1 1Недостаток этих устройств состоит в больших затратах,Кроме того, такие устройства содер" жат схемы в соответствии с конкретными Функциями, что усложняет устройство.. Наиболее близким по технической сущности и достигаемому результату является устройство для сопряжений цифровой вычислительной машины с периферийными устройствами, содержащее блок усилителей сигналов в связи с ЦВИ, группа входов-выходов которого соединена с первой группой входов-выходов устройства, блок связи с периферийными устройствами, группа входов- выходов которого соединена с второй группой входов-выходов устройства, дешифратор, первый и второй выходы которого соединены соответственно с первы" 5 ми входами блока управления обменоми сдвигового регистра, первый коммутатор, блок выдачи прерывания, блок Формирования четности, первый, второй и третий триггеры, причем первый вход дешифратора соединен с первым выходом блока усилителей сигналов связи с ЦВИ, первый и второй выход которого соединен соответственно с первым выходом, вторым входом блока управления обменом, третий вход которого и первые входы первого коммутатора и блока выдачи прерывания соединены с первым выходом блока усилителей сигов налов связи с периферийными устройствами, второй выход которого соединен с вторым входом первого коммутатора и четвертым входом блока управления обменом, второй выход которого соеди 6чнаучно-исследовательский и конфрукторский .институт периферийного оборудования "-".",:.лСфф ае. ю,1нен с вторым входом сдвигового регистра, первый выход которого соединен спервым входом блока формирования четности, выход которого соединен с первым входом блока усилителей сигналовсвязи с периферийными устройствами,третий выход которого соединен с вторым входом блока формирования четности и пятым входом блока управленияобменом, третий и четвертый выХоды ко торого соединены с вторым и третьимвходами блока усилителей сигналов свя"зи с периферийными устройствами, четвертый выход последнего соединен стретьим входом блока формирования чет"ности и третьим входом сдвигового регистра, четвертый вход последнего соединен с пятым выходом блока усилителей сигналов связи с периферийнымиустройствами, четвертый вход и шестойвыход которого соединены соответственно с выходом второго триггера и третьим входом первого коммутатора, четвертый вход которого соединен с третьимвыходом дешифратора, четвертый выходкоторого соединен с первыми входамипервого и второго триггеров, второйвход которого соединен с третьим. выходом блока усилителей сигналов связи с ЦВМ, четвертый выход которогосоединен с вторым входом первого триггера, выход которого соединен с вторым входом блока выдачи прерывания ипятым входом первого коммутатора2)Недостатком этого устройства является ограниченная область применения. 55Цель изобретения - расширение области применения устройства,Поставленная цель достигается тем,что в устройство, содержащее блок усилителей сигналов связи с цифровой вы- Очислительной машиной, группа входоввыходов которого соединена с первойгруппой входов-выходов устройства,блок усилителей сигналов связи спериферийными устройствами, группа входов-Ювыходов которого соединена с второйгруппой входов-выходов устройства, дешифратор, первый и второй выходы которого соединены соответственно с первыми входами блока управления обменом и сдвигового регистра, первыйкоммутатор, блок выдачи прерывания,блок Формирования четности, первый ивторой триггеры, причем первый входдешифратора соединен с первым выходом блока усилителей сигналов связис цифровой вычислительной машиной,первый вход и второй, третий и четвертый выходы которого соединены соответственно с первым выходом и вторым входом блока управления обменом и первыми входами первого и второго триггеров, третий вход блока управления обменом и первые входы первого коммутатора и блока выдачи прерывания соединены с первым выходом блока усилителей сигналов связи с периферийными устройствами, второй выход которого соединен с вторым входом первого коммутатора и четвертым входом блока управления обменом, вторым выходом соединенного с вторым .входом сдвигового регистра, первый выход которого соединен с первым входом блока формирования четности, выход которого соединен с первым входом блока усилителей сигналов связи с периферийными устройствами, третий выход которого соединен с вторым входом блока Формирования четности и пятым входом блока управления обменом, второй и третий входы - соответственно с третьим и четвертым выходами блока управления обменом, четвертый выход - с третьими входами блока формирования четности и сдвигового регистра, а четвертый вход,.пятый и шестой выходы - соответственно с выходом второго триггера, четвертым входом сдвигового регистра и третьим входом первого коммутатора, четвертый вход которого соединен с третьим выходом дешифратора, четвертым выходом соединенного с вторыми входами первого и второго триггеров, выход первого триггера соединен с вторым входом блока выдачи прерывания и пятым входом первого коммутатора, введен второй коммутатор, причем выход и первый и второй входы второго коммутатора соединены соответственно с вторым входом дешифратора и пятым входом сдвигового регистра, вторым выходом сдвигового регистра и пятым выходом, дешифратора, а вход-выход - с выходами первого коммутатора и блока выдачи прерывания и третьим входом блока усилителей сигналов связи с цифровой вычислительной машиной.На Фиг. 1 представлена блок-схема устройства; на фиг. 2 - Функциональная схема блока управления обменом.Устройство содержит блок 1 усилителей сигналов связи с вычислительной машиной, блок 2 усилителей сигналов связи с периферийными устройствами, дешифратор 3, сдвиговый регистрпервый коммутатор 5, блок 6 управ5 9764 ления обменом, первый триггер 7, второй триггер 8, блок 9 выдачи прерывания, блок 10 формирования четности, второй коммутатор 11, выход 12 второго коммутатора 11, соединенный с вхо дом 13 сдвигового регистра 4, первый вход 14, второй-четвертый и первый выходы 15- 18, второй вход 19 блока 1 усилителей сигналов связи с вычислительной машиной, шестой выход 20, второй, третий входы 21 и 22, третий, первый и второй выходы 23-25, четвертый и первый входы 26 и 27, четвертый и пятый выходы 28.и 29 блока 2 усилителей сигналов связи с периферийными 15 устройствами, четвертый, первый, третий, пятый и второй выходы 30-34, второй вход 35 дешифратора 3 адреса, выходы 36 и 37 сдвигового регистра 4, выход 38. блока 6 управления обменом, 20 выход 39 первого триггера 7, группы 40 и 41 входов-выходов устройства.Блок 6 управления обменом включает в себя элементы И 42-44, элементы НЕ 45 и 46, элементы ИЛИ 47 и 48, триг гер 49, элемент ИЛИ 50, элементы НЕ 51 и 52, элемент 53 задержки, элементы И 54 и 55, элемент ИЛИ 56.Устройство работает следующим образом. 30Программный обмен информацией между оперативной памятью ЦВМ и периферийными устройствами осуществляется под управлением программы ЦВИ, При работе в программном режиме в устрой- З 5 стве использованы два поля сдвигового регистра 4 адресуемых со стороны мини- .шины поля команд и состояния поля данных, Программным путем можно загружать и считывать информацию из сдвигового регистра 4. Обращение к любому полю регистра 4 производится следующим образом.Процессор выставляет на линии адреса адрес поля. Затем выдается сигнал синхронизации мини-шины. Блок 3 дешифрирует адрес, поступающий в него с выхода 18 (старшие разряды) и с входа- выхода 19 (младшие 8 разрядов) через второй коммутатор 11 по входу 35, и50 аапокинает, его. Потом,на линии кода операции выставляется код чтения, либо записи. После чего дешифратор 3 выставляет соответствующий сигнал на выходе 34 обращения к полям регистраПри записи 8-разрядная информация в сдвиговый регистр 4 поступает с вхо.да-выхода 19 через второй коммутатор 11, при чтении информация из регист 37 6,ра 4 по выходу 37 поступает на группу входов-выходов 40 по входу-выходу 19 через второй коммутатор 11 параллельно. Направление передачи информации через второй коммутатор 11 определяет управляющий сигнал, поступающий с дешифратора 3 по выходу 33 и определяемый кодом операции, Дешифра" тор 3 сигнализирует блоку 6 о выполнении операции по выходу 31, после чего блок 6 вырабатывает ответный синхронизирующий сигнал, поступающий на группу входов-выходов 40 с входа 14. Процессор, приняв этот сигнал, заканчивает операцию протокола обмена.Если производится обращение к регистру периферийного устройства, дешифратор 3 дешифрирует адрес данного периферийного устройства, принимаемый с выходов 18 и 19 через второй коммутатор 11 по входу 35, и запоминает его. Затем процессор выставляет код операции по выходу 18, а дешифратор 3 формирует сигнал по выходу 34 и по выходу 31 запускает блок 6. Блок 6 сигналов по выходу 38 разрешает занесение в сдвиговый регистр 4 номер периферийного устройства и кода операции, поступающий через второй коммутатор 11 с входа-выхода 19, При этом блок 6 сигналом "Управление" по входу 24 через блок 2 сообщает периферийному, устройству о готовности принятой информации к передаче на периферийное устройство. Регистр команд и состоя-ний и регистр данных периферийного устройства реализации на общем 8-разрядном сдвиговом регистре. Направление передачи информации между "устрой" ством сопряжения и периферийными устройствами определяется сигналом "Направление" по выходу 23 блока 2. Нулевое значение сигнала "Направление" означает передачу информации из устройства сопряжения, единичное - в устройство сопряжения из периферийного устройства. Единичное значение сигна" ла "Конец операции" по выходу 24 указывает на то, что периферийное устройство"не работает и ждет команду от процессора ЦВМ.Для перецаци кора команды занесенного в сдвиговый регистр 4, на периферийное устройство необходимо, чтобы сигнал "Направление" по выходу 23 был нулевым, а сигнал "Конец операции" по выходу 24 был единичным. Периферийное устройство в ответ на сигнал "Управление" по входу 22 блока 2 преобразу"ет информацию, записанную в параллельном коде в сдвиговом регистре 4, впоследовательную. Последовательная информация с выхода 36 сдвигового регистра 4, проходя через блок 10 формиро- звания четности, поступает по входу 27блока 2 на периферийное устройство,которое формирует импульсные сигналы"Сдвиг" по выходу 28 блока 2 для приема кода команды и бита четности конт роля передачи информации.После этого периферийное устройст"во выставляет нулевой сигнал "Конецоперации" по выходу 24 блока 2 и формирует единичный сигнал "Требование" 1по выходу 25 блока 2, который поступает в блок управления обменом. Сигналом 38 блока 6 управления обменомразрешается параллельнаязагрузка инФормации по входу-выходу 19 блока 1 20 через второй коммутатор 11 в сдвиговый регистр 4, а сигналом "Управление" по входу 22 блока 2 периферийному устройству сообщается о готовности информации к передаче. 2Периферийное устройство снова Формирует сигналы "Сдвиг" по выходу 28 блока 2 для приема байта информации, затем выставляет сигнал "Требование" по выходу 25. Этот обмен происходит 30 до тх пор, пока не будет передано заданное число байтов информации,(например, 128) или иэ процессора не поступит сигнал "Конец блока записи" по входу 17 блока 1 и синхронизирую- З ций сигнал по выходу 30 дешифратора 3, Состояние второго триггера 8 анализируется периферийным устройством по входу 26 блока 2. По.окончании обме-на периферийное устройство выставля- що ет единичный сигнал "Конец операции" по выходу 24 блока 2.Если кодом команды задается пере-. дача информации из периферийного устройства в процессор, то периферийное устройство формирует единичный сигнал "Направление" по выходу 23 блока 2, который блокирует выход блока 10 Формирования четности, сигнал по выходу 38 блока б разрешает преобразование последовательной информации, поступа- . ющей по выходу 29 блока 2, в параллельную на сдвиговом регистре 4, При этом периферийное устройство формирует импульсные сигналы "Сдвиг". Сформированная информация параллельнымЯ кодом со сдвигового регистра 4 по выходу 37 передается в процессор через второй коммутатор 11 по входу 19 бло 37,8ка 1. При этом по выходу 30 дешифратор 3 формирует нулевой сигнал, который разрешает передачу информации сосдвигового регистра 4 по выходу 37через второй коммутатор 11. Перед передачей следующего байта периферийноеустройство формирует единичный сигналНТребованиен по выходу 25 блока 2, если надо передать еще один байт, илиединичный сигнал "Конец операции" повыходу 24 блока 2 если выполнениеоперации закончено,В режиме автоматической обработкизапросов устройство работает следую"щим образом,Первый триггер 7 программно устанавливается от ЦВИ при появлении синхронизирующего сигнала с выхода 30дешифратора 3. Если периферийное устройство закончило выполнение заданнойкоманды, то оно формирует единичныйсигнал "Конец операции" по выходу 24блока 2. При совпадении единичных сигналов "Конец операции" и сигнала навыходе 39 первого триггера 7 блок 91 выдачи прерывания формирует векторпрерывания - адрес ячейки памяти ЦВИ,хранящей начальный адрес программы,и передает его в процессор по входу19, сообщая ему, "что периферийное устройство закончило выполнение заданнойкоманды,В исходное состояние периферийныеустройства устанавливаются сигналом"Сброс" на вход 21 блока 2, выработанным блоком 6. При этом процессор выдает общий или программный сброс повыходу 15 блока 1, который поступаетна блок б.По сигналу с выхода 32 дешифратор3 в процессор через первый коммутатор 5 по входу 19 передаются признаки состояний; сигнал "Конец операции"по выходу 24, сигнал ."Требование" повыходу 25, сигнал "Ошибка" по выходу20 блока 2 и состояние первого триггера 7.Коммутатор 11 может быть построенна двух ИИС типа К 589 АП 26, позволяющих организацию приема и выдачи информации с параллельных двунаправленных шин с тристабильными выходами, ре"ально-временного мультиплексированияшин адреса и данных. Последнее сокращает количество линий и усилителейсигналов связи протокола обмена с периферийными устройствами, цто является обязательным требованием для устройств сопряжения с микро-ЭВИ, имеющей ограничения по количеству контактов БИС центрального процессора. Мультиплексирование шин адреса и данных в совокупности с организацией параллельно-последовательного обмена информа- ю ции позволяет строить оптимальные уст.- ройства сопряжения с минимальными аппаратурными затратами и расширить области их применения.Таким образом, предложенное устрой.1 ф ство по сравнению с известными устройствами, например, субкомплексом внешней памяти на гибких магнитных дисках А 3284 к УВК СИ; СИза счет возможности организации параллельных двуна З правленных шин с тристабильными выходами и реально-временного мультиплексирования шин адреса и данных, позволяет обеспечить подключение устройства сопряжения к микроЗВИ, имеющих 20 ограничения по колицеству контактов БИС центрального процессора, что расширяет функциональные возможности и область применения устройства.Кроме того, мультиплексирование с 2 организацией двунаправленных шин адреса и данных и организации параллельно-последовательного обмена информацией позволяет существенно сократить объем оборудования, линий и усилите- щ лей сигналов связи. Формула изобретения3%Устройство. для сопряжения цифровой вычислительной машины с периферийными устройствами, содержащее блок усилителей сигналов связи с цифровой вычислительной машиной, группа входов- выходов которого соединена с первой группой входов-выходов устройства, блок усилителей сигналов связи с периферийными устройствами, группа входов-выходов которого соединена с второй группой входов-выходов устройства, дешифратор, первый и второй выхо" ды которого соединены соответственно с первыми входами блока управления обменом и сдвигового регистра, первый коммутатор, блок выдачи прерывания, блок Формирования четности, первый и второй триггеры, причем первый вход дешифратора соединен с первым выходом блока усилителей сигналов связи с цифч -, И ровой вычислительной машинои, первыи вход и второй, третий и четвертый вы-ходы которого соединены соответственно с первым выходом и вторым входом блока управления обменом и первыми входами первого и второго триггеров, третий вход блока управления обменом и первые входы первого коммутатора и блока выдачи прерывания соединены с первым выходом блока усилителей сигналов связи с периферийными устройствами, второй выход которого соединен с вторым входом первого коммутатора и четвертым входом блока управления обменом, вторым выходом соединенного с вторым входом сдвигового регистра, первый выход которого соединен с первым входом блока. Формирования четности, выход которого соединен с первым входом блока усилителей сигналов свя" зи с периферийными устройствами, третий выход которого соединен с вторым входом блока формирования четности и пятым входом блока управления обменом, второй и третий входы - соответ" ственно с третьим и четвертым выходами блока управления обменом, четвертый выход - с третьими входами блока Формирования четности и сдвигового регистра, четвертый вход, пятый ишестой выходы - соответственно с выходом второго триггера, четвертым входом сдвигового регистра и третьим входом первого коммутатора, четвертый вход которого соединен с третьим выходом дешифратора, четвертым выходом соединенного с вторыми входами первого и второго триггеров, выход первого триггера соединен с вторым входом блока выдачи прерывания и пятым входом первого коммутатора, о т л и ч а ю щ ее с я тем, что, с целью расширения области применения устройства в него введен второй коммутатор, причем вы" ход и первый и второй входы второго коммутатора соединены соответственно с вторым входом дешифратора и пятым входом сдвигового регистра, вторым выходом сдвигового регистра и пятым выходом дешифратора, а вход-выходс выходами первого коммутатора и бло"ка выдачи прерывания и третьим входом блока усилителей сигналов связи с цифровой вычислительной машиной.Источники информации,принятые .во внимание при экспертизе 1. Патент США И 3815099, кл, 340- 172 5 1975.2. Авторское свидетельство СССР по заявке И 2798167/18-24,кл.С 06 Г 3/04, 1979 (прототип).976437 Фиг Г Вертлибй Корректор И. Составитель Техред З.Па Кугрышева едакт Тираж 731 Подписно ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 3035 Москва, Ж, Раушская наб., д.