Цифровое логарифмирующее устройство

(22) Заявлено 27,06,80 (21) 2982019/18-2 чс присоединениеее заявки РЙ(088.8) С 06 Г 7/556 3 ооударотааниый комитет СССР ао делам,иэабретеиий и открытиЯ(23) П РиоритетюОпубликовано 07.01. 82 бюллетень Юв 13 Дата опубликования описания 07,0 Й.82(72) Авторы изобретен В.Д.Байков, В,В,Пикулин и В.Н.Попов 71) Заявитель технический институ ПензенскийЙ) ЦИФРОВОЕ ЛОГАРИФИИРУЮЩЕЕ УСТРОЙСТВ торого соеумматора,дключен ко личени Изобретение относится к цифровойвычислительной технике и может бытьиспользовано в ЦВМ, работающих в позиционных системах счисления с Фиксированной запятой,Известно логарифмирующее устройство, содержащее генератор тактовых,импульсов, регистр сдвига, регистрхарактеристик логарифмов, счетчик,исхему сравнения, Это устройство срав-нительно просто Я .Недостаток устройства - низкаяточность воспроизведения логарифмической функции.Наиболее близким к предлагаемомупо технической сущности являетсяустройство, содержащее два сумматора,сдвиговый регистр, блок управления,элемент ИЛИ, элемент И, запоминающийблок, регистр, триггер, причем сумматор соединен со сдвиговым регистром,выход которого подключен ко входусумматора, другими входами сумматорсвязан со входом элемента ИЛИ, входом элемента И и входом блока управ- ления, выход элемента И подключен к третьему входу блока управления, выход запоминающего блока связан со входом регистра, выход кодинен со входом второго свыход блока управления повходам сдвигающего регистра, регистра, запоминающего блока, триггера и обоих сумматоров 12,Недостатком данного устройства является невысокое быстродействие.Цель изобретения - уве е быстродействия.Поставленная цель достигается тем, что в устройство, содержащее первый и второй сумматоры, блок управления и блок памяти, управляющий вход которого соединен с первым выходом блока управления, второй выход которого соединен с тактовыми входами первого и второго сумматоров, пер вый информационный вход и первый выход первого сумматора соединены соответственно с входом аргумента устройства и входом блока управления, информационный вход и выход второго сумматора Соединены соответственно с выходом блока памяти и выходом устройства, дополнительно введены блок сдвига, умножитель и блок управляющей переменной, первый и второй управляющий входы которого соединены с третьим и четвертым выходами блока управления соответственно, пятый выход которого соединен с входом выдачи первого сумматора, второй информационный вход и второй выход которого соединены соответственно с выходом умножителя и информационным входом блока сдвига, управляющий вход которого подключен к пятому выходу блока управления, первый выход которого соединен с управляющим входом умножителя, первый и второй информационные входы которого соединены с выходами соответственно блока сдвига и блока управляющей переменной, первый выход первого сумматора подключен через блок управляющей. переменной к адресному входу блока памяти, при этом блок управляющей переменной содержит элемент ИЛИ,две группы элементов И и два дешифратора, входы которых соединены соответственно с выходами четных и нечетных элементов И первой группы, первые и вторые информационные входы элементов И которой соединены соответственно с входом блока и выходом элемента ИЛИ, входы которого соединены с входом блока, выходы дешишраторов являются выходом блока, первый и второй управляющие входы которого соединены соответственно с управляющими входами элементов И первой и второй групп, информационные входы элементов И второй группы соединены со входом блока, причем блок управления содержит генератор импульсов, два элемента задержки, три элемента И, триггер и регистр сдвига, выход которого является пятым выходом блока управления, вход регистра сдвига соединен с выходом первого элемента И, информационные входы которого соединены с входом блока управления, управляющий вход первого элемента И соединен с выходом первого элемента задержки и вторым выходом блока управления, первый выход которого соединен с выходом второго элемента задержки и входом второго элемента за Старшая тетрада 451000 1110 1100 001 1000 1010 0110 0100 1100 0011 1101 1110 0001 8946 4держки, выход генератора импульсовсоединен с входом второго элементазадержки и первыми входами второго итретьего элементов И, вторые входыкоторых соединены с.прямым и инверсным выходами триггера, вход которогосоединенс выходом второго элементаИ и третьим выходом блока управления,четвертый выход которого соединен с1 о выходом третьего элемента И.На фиг.1 представлена блок-схемаустройства; на фиг,2 - блок управляющей переменной; на фиг.3 - блок управления,15 Цифровое логарифмирующее устройство содержит сумматор 1, вход 2устройства, блок 3 сдвига, блок 4управляющей переменной, блок 5 управления, блок 6 памяти, умножитель20 7 и сумматор 8,Блок 4 управляющей переменной.содержит элемент 9 ИЛИ, группы 10 и 11элементов И, дешифраторы 12 и 13,Блок 5 управления содержит гене 25 ратор 14 импульсов, элемент 15задержки, элементы 16-18 И, элемент19 задержки, триггер 20 и регистр 21сдвига,Блок 4 управляющей переменнойзо предназнач 4 для выработки четырехразрядных двоичных чисел в соответствии со следующими правилами:На каждой К-й итерации, кромепервой, ц 1 определяется как обратный код от-й тетрады, считая слева, содержимого первого сумматора.На первой итерации ц,определяется в соответствии с табл,1, если впятом и шестом разрядах, считая слепо ва, содержимого первого сумматоранаходятся нули, в противном случаес определяется по табл,2,Таблица 146 6рядах старшей тетрады сумматора 1находятся единицы, то выполняется переход к следующей итерации, В противэм слуцае блок 4 управляющей переменной выдает соответствующее значение цд на умножитель 7 и блок 6 памяти, одновременно с блока 3 сдвига наумножитель 7 поступает значение содержимого сумматора 1, сдвинутое на4 разряда вправо (хд 2 ), Умножителье7 вырабатывает произведение (с 1 хд 2 )ои подает его в сумматор 1, одновре"менно во второй сумматор 8 из блока6 бодается число 1 п(1 с 1 2 ), выбранное в соответствии с величиной сНа последнем такте происходит сложение содержимого сумматора 1 с произведением (цо хо 2 ) и вычитание изсодержимого второго сумматора 8 чис-ла, поступившего из блока 6, результаты этих операций остаются в сумматорах.Если после итерации в младшем разряде старшей тетрады находится ноль,то на 2-й итерации блок 3 выполняетсдвиг снова на 4 разряда, как на 1-йитерации, Если во всех разрядах старшей тетрады после 1-й итерации нахо;дятся единицы, то на 2-й итерацииблок 3 выполняет сдвиг. на 8 разрядоввправо. Аналогично осуществляется пЪпереход к каждой последующей итерации,В предложенном устройстве на каждой итерации последовательно выполняются три примерно одинаковых повремени операции, определяющих время выполнения каждой итерации: выработка управляющей переменной оУмножение с 1 к на (х 2 Р) и сложение. Можно считать, что одна итерация выполняется за три единицы ма-.шинного времени (3 т); всего на вычисление логарифма требуется врейяТ =3 С/4.В известном устройстве вычислениепроизводится за время Т С 1 п+- " 1,Отношение Т/Т 1 показывает, что предложенное устройство позволяет умень-шить время вычисления примерно в2(и+3)/3 раз, например при п=30 - в22 раза,Старшая тетрада 1000 1101 1011 1001 10 1010 0111 0101 1011 1100 0011 15 0010 1101 0001 1110 20 Устройство работает следующим образом.В первый сумматор 1 по входу 2подается аргумент х (0,5 ха), второй сумматор обнуляется.Процесс вычисления производитсятак, чтобы получить в сумматоре 1двоичное число, во всех разрядах которогд находятся единицы: 0,111111.Обозначив содержимое первого сумматора через х, содержимое второго сумматора - через у, можно записать процедуру вычисления в виде двух рекуррентных формулх. =х+я х 2 8 х 5 1у =у -1 п(1+с 2 ) ); у -ъ 1 пх,где К=О 1, 2 5;(5+1 ). - число итераций;3=1,2,3 и/4Правила определения ц приведенывыше. За счет применения этих правил,использования комбинационного умножителя и чисел вида 1 п( 1+ц к 2 ),хранящихся в запоминающем блоке, уда-,ется в 4 раза уменьшить количествоитераций, Если после К-й итерациитетрада числа х представляет собой число 1111,то величина 1 увеличивается нв 1,5 Ов противном случае выполняется итерация,при том же значении Э.В процессе вычис"ления такая повторная итерация можетпотребоваться только один раз и толишь для некоторых аргументов.На первой итерации с сумматора 1подается информация. на блок 3 сдвигаф блок 4 управляющей переменной иблок 5 управления, Если во всех раз 35 формула изобретения 5 9189Таблица 2 1. Цифровое логарифмирующее устройство, содержащее первый и второй сумматоры, блок управления и блок памяти, управляющий вход которогосоединен с первым выходом блока управлениявторой выход которого соединей с тактовыми входами первого и второго сумматоров, первый информационный вход и первый выход первого сумматора соединены соответственно с входом аргумента устройства и входом блока управления, информационный вход и выход второго сумматора соединены соответственно с выходом бло- о ка памяти и выходом устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены блок сдвига, умножитель и блок:управляющей переменной, пер вый и второй управляющие входы которого соединены с третьим и четвертым выходами блока управления соответственно, пятый выход которого соединен с входом выдачи первого сумматора, 20 второй информационный вход и второй выход которого соединены соответственно с выходом умножителя и информационным входом блока сдвига, управляющий вход которого подключен к пятому 25 выходу блока управления, первый выход которого соединен с управляющим входом умножителя, первый и второй информационные входы которого соединены с выходами соответственно блока зо сдвига и блока управляющей переменной, первый выход первого сумматора подключен через блок управляющей переменной к адресному входу блока памяти,352, Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок уп.- Ф равляющей переменной содержит элемент ИЛИ, две группы элементов И и два дешифратора входы которых соеФ 40 динены соответственно с выходами четных и нечетных элементов И первой группы, первые и вторые информационные входы элементов И которой соединены соответственно с входомблока и выходом элемента ИЛИ, входыкоторого соединены с входом блока,выходы дешифраторов являются выходомблока, первый и второй управляющиевходы которого соединены соответственно с управляющими входами элементов И первой и второй групп, информационные входы элементов И второйгруппы соединены с входом блока.3. Устройство по п,1, о т л ич а ю щ е е с я тем, что блок управления содержит генератор импульсов, два элемента задержки, триэлемента И, триггер и регистр сдвига, выход которого является пятымвыходом блока управления, вход регистра сдвига соединен с выходомпервого элемента И, информационныевходы которого соединены с входомблока управления, управляющий входпервого элемента И соединен с выходом первого элемента задержки и вторым выходом блока управления, первыйвыход которого соединен с выходомвторого элемента задержки и входомвторого элемента задержки, выход генератора импульсов соединен с входомвторого элемента задержки и первымивходами второго и третьего элементовИ, вторые входы которых соединены спрямым и инверсным выходами триггера,вход которого соединен с выходомвторого элемента И и третьим выходомблока управления, четвертый выходкоторого соединен с выходом третьегоэлемента И,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРМ 330448, кл. 6 06 Г 5/02, 1972.2. Авторское свидетельство СССРй 448459, кл. 6 06 Г 7/38, 1974 (прототип).т Яодписнного комитета СССРений и открытий5, Раушская наб., д аз 2142/32ВНИИЯИпо д113035 авитель ед З,ф фф Тцраж 732 осударствен лам изобрет Москва, Ж