Преобразователь параллельного кода в последовательный

Союз СоветскикСоциалистическикРеспублик Оп ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 898419(б 1)М. Кл, 6 06 Г 5/04 ВаударстпааыВ кеиатвт СССР ав ааааа азебрвтеааа я атарыта 9(54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙИзобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей с заданием определенной циклогрбммы выдачи последовательных кодов и многократным повторением каж- ф дого кода.Известен преобразователь параллельного кода в последовательнцй, содержащий счетчик, генератор импульсов., соединенныи со входом счетчика, ком19 торцй подключен к деширатору, группу элементов И, группу регистров, блок управления, триггер со счетным входом и элемент задержки, причем выход девифратора соединен со входом "Б триггера со счетным входом, выход которого соединен с входами элементов И группы, выход блока управления соеди. нен со входом сброса счетчика Й 1.Недостатком данного преобразователя является наличие неопределенности при появлении нулевого кода на его выходе, так как этот код может являться результатом неисправности преобразователя.Наиболее близким решением даннойзадачи по технической сущности и схемному построению является преобразова"тель параллельного кода в последовательный, содержащий регистр, группуэлементов И, первый элемент ИЛИ, входы которого соединены с выходами элементов И. группы, дешифратор, первыйи второй счетчики, генератор импульсов,блок: управлений, элемент И, элемент задержки и второй элемент ИЛИ,причем выходы первого счетчика соединены со входами дешифратора, перваягруппа выходов которого соединена совходами элементов И группы, а выходы второй группы дешифратора соединены со входом блока управления, входом сброса второго счетчика и черезэлементы И, ИЛИ, задержки со входомсброса первого счетчика2 ,Недостаток этого преобразователясостоит в его низкой надежности, свя3 8984занной с невысокой достоверностью при передаче нулевого кода, и невозможностью отличия его от реакции преобразователя при неисправности, а так" же с тем что число разрядов счетчикадолжно превосходить число разрядовпреобразуемого кода на интервал времени между. опросами слов,Целью изобретения является повышение надежности преобразования.Поставленная цель достигается тем,что в преобразователь параллельногокода в последовательный, содержащийгенератор импульсов, первый счетцик,счетный вход которого соединен с выходом генератора импульсов, первыйдешифратор, входы которого соединеныс выходами первого счетчика, регистр,группу элементов И, первый и второйэлементы ИЛИ, элемент задержки, блокуправления, первый элемент НЕ, первый элемент И и второй счетчик, выход которого через первый элемент НЕсоединен с первым входом первого элемента И, первый выход блока управления соединен с управляющим входом регистра информационные входы кото" рого являются информационными входами преобразователя, а выходы регистра 50 соединены с первыми входами элементов И группы, вторые входы которыхсоединены с первым выходом первогодешифратора, а выходы элементов Игруппы соединены соответственно с ивходами первого элемента ИЛИ, гдеи - число разрядов входного кода,выход первого элемента ИЛИ являетсяинформационным выходом преобразова"теля, второй выход блока управлениясоединен с первым входом второго эле"мента ИЛИ, второй вход Которого сое"динен со вторым выходом первого де"шифратора и с установачным входомвторого счетчика, вход блока управления соединен с.третьим выходом пер"ваго дешифратора; четвертый выход которого соединен со вторым входом первого элемента И, выход которого соединен с третьим входом второго элемента ИЛИ, выход которого Через эле"мент задержки соединен с установоц- .ным входом первого счетчика, введенытретий счетчик, второй элемент НЕ,второй элемент И и второй дешиФратор,входы которого соединены с разрядными выходами третьего счетчика, выходпереполнения которого соединен со .сцетным входом второго счетчика ицерез второй элемент НЕ - с первым 30 35 40 45 55 19 4входом второго элемента И, второйвход которого соединен с пятым выходом первого дешифраторва выход соединен с четвертым входом второго элемента ИЛИ, выход элемента задержкисоединен с (и+1) -м входом второгоэлемента ИЛИ и со счетным входомтретьего счетчика, установочный входкоторого соединен с четвертым выходом первого дешифратора, выход генератора импульсов соединен с тактовымвходом блока управления, вход пускакоторого является входом пуска пре-.образователя,Блок управления содержит первыйи второй элементы памяти, коммутатори дешифратор, первый и второй выходыкоторого являются первый и вторымвыходами блока управления и соеди"иены с единичными входами первого иВторого элементов памяти соответственно, нулевые входы которых соединены с третьим выходом дешифратора,синхровходы соединены с тактовымвходом блока управления, а выходыпервого и второго элементов памятисоединены соответственно с первымии вторыми входами дешифратора и коммутатора, третий вход дешифратора сое.динен с выходом коммутатора, третий,четвертый и пятый входы которого являются соответственно входом пускаблока управления, входом логическойединицы и входом блока управления.На фиг. 1 приведена блок-схемапредлагаемого преобразователя; нафиг. 2 - блок-схема блока управления.Преобразователь содержит (фиг, 1)генератор 1 импульсов, выход которого соединен с информационным входомсчетчика 2, выходы которого соединеныс дешифратором 3, Первый выход дешифратора 3 соединен с первь 1 ми входамиэлементов И группы 4 вторые входыкоторых соединены с выходами регистра5 информационные входы которого являются информационным входом 6 преобразователя, а управляющий вход соединен с первым выходом блока 7 управления, Выходы 4 элементов И соединеныс входами элемента ИЛИ 8, выход которого является выходом 9 преобразователя. Первый вход элемента 10 ИЛИсоединен с вторым выходом блока 7 управления. Вход пуска 11 преобразователя соединен со входом пуска блока7 управления. Второй вход элемента 10ИЛИ соединен с вторым выходом дешифратора 3 и с установочным входом счет 5 8984чика 12, третий вход - с выходом элемента И 14, четвертый вход - с выходом элемента И 14.Выход элемента ИЛИ 10 через элемент 15 задержки соединен с установоч ным входом счетчика 2, счетным входом счетчика 16 и входом элемента ИЛИ8, Выход счетчика 16 подключен к счетному входу счетчика 12 и через элемент НЕ. 1.7 соединен с первым входом 10элемента .4 И, на второй вход которого поступает сигнал с выхода дешифратора 3. Выход счетчика 12 через элемент НЕ 8 соединен с первым входомэлемента И 13, на второй вход которо" 5го поступает сигнал с выхода дешифратора 3, соединенного с установочнымвходом счетчика 16, Выходы счетчика16 подключены к дешифратору 19 выхо"ды которого подключены к третьим входам элементов И группы 4,Блок управления 7 содержит (см.фиг. 2 ) первый 20 и второй 2 1 элементы памяти, выходы которых соединены с первыми и вторыми входами дешифратора 22 и коммутатора 23, вход 24которого является входом пуска блокауправления, вход 25 коммутатора соединен с входом логической единицы, например с шиной питания "Плюс", послед звний вход коммутатора является входомблока управления, выход коммутатора23 подключен к входу дешифратора 22,первый выход которого подключен кпервому входу элемента 21 памяти ипервому выходу блока управления, вто"рой выход которого соединен со вторым выходом дешифратора 22 и первымвходом элемента 20 памяти, второйвход которого соединен с третьим вы"ходом дешифратора 22 и со вторым входом элемента 2 1 памяти, третий входкоторого соединен с третьим входомэлемента 20 памяти и тактовым входом 26 блока управления.45Преобразователь работает следующим образом,Перед началом работы содержимоесчетчика 12 и 16 равно "нулю" и сблока 7 управления через элемент ИЛИ.10, элемент 15 задержки на установочный вход счетчика 2 подается сигнал сброса, в счетчик 16 по счетномувходу сигнал установки в положение,соответствующее отсчету одной единицыи через элемент ИЛИ 8 на выход 9 по- ффступает первый синхроимпульс. С дру- .гого выхода блока 7 на управляющиивход регистра 5 подается сигнал, по 19 6которому в него с входов 6 записывается слово, подлежащее преобразованию. Работа начинается с отсчета числа импульсов, поступающих с генератора 1 импульсов на вход счетчика 2. С выхода счетчика 2 в параллельном коде на вход дешифратора 3 подается число отсчитанных импульсов, Когда это число дойдет до величины, соответствующей появлению сигнала на первом выходе дешифратора 3, на элементы И группы 4 поступает сигнал опроса, при этом с выхода счетчика 16 в параллельном коде на вход дешифратора 19 подается код, соответствующий номеру опрашиваемого разряда ре-. гистра 5, с первого выхода дешифра- . тора 19 разрешение поступает на пер. вый логический элемент И группы 4 элементов И, и он пропускает информацию (ннульн или нединицу") из первого разряда регистра 5 на вход элемента ИЛИ 8, Счетчик 2 продолжает считать и, когда число отсчитанных импульсов дойдет до величины, соот- . ветствующей появлению сигнала на втором выходе первой группы выходов де шифратора 3, через элементы 14 И на четвертый вход элемента 10 ИЛИ и далее через элементы задержки 15 на установочный вход счетчика 2 посту- пает сигнал сброса, по которому в счетчик 16 записывается вторая единица и передается через элемент 8 ИЛИ второй синхроимпульс, т.е, процесс повторяется и происходит последовательный опрос всех разрядов регистра 5, при этом информация в последова" тельном коде через элемент ИЛИ 8 поступает на выход 9 преобразователя и сопровождается синхроимпульсами.После опроса последнего разряда регистра 5 счетчик 16 заполняется (его емкость равна количеству разрядов регистра ) на его выходе появляется потенциальный сигнал, который разрешает отсчитать одну единицу счетчику 12 и, пройдя через элемент НЕ 17, снимает разрешающий сигнал со входа элемента 14 И, чем блокируется прохождение сигнала со второго выхода первои группь. выходов дешифратора 3 через элемент 14 И, и счетчик 2 продолжает считать. Сигналом с выхода, дешифратора 3 счетчик 16 сбрасывается в нуль и далее через элементы И 13, ИЛИ 10 и элемент 15 задержки счетчик 2 сбрасывается в нуль, в счетчик 16,. подается сигнал установки в положе.898419 8сигнал логического "нуля" и с первого выхода дешифратора на первый выходблока управления и первый вход элемента 21 памяти поступает сигнал.По заднему фронту очередного импульса синхронизации с входа 26, например, по очередному импульсу с выходагенератора 1 в устройстве преобразования параллельного кода в последова 1 о тельный элемент 2 1 памяти установится в единичное состояние (А ), Приэтом коммутатор 23 закоммутирует свыходом свой четвертый вход.В результате чего сигнал со второго выхода дешифратора 22 поступает на второй вход блока управления и первыйвход элемента 20 памяти. По заднемуфронту очередного импульса синхронизации элемент 20 памяти установитсяв единичное состояние (А 4) и блокуправления ждет прихода сигнала навход коммутатора 23. По этому сигналусигналом с третьего выхода дешифратора элементы 20 и 2 1 памяти повторым входам устанавливаются в исходное состояние А), и описанныйпроцесс повторяется,Для окончания преобразования информации устройством преобразованияпараллельного кода в последовательный необходимо снять разрешающий сигнал с управляющего входа 24,Экономический эффект от использования предложенного устройства обусловлен указанными его техническими преЭ 5имущест вами, Т ба лица1Значение кода наСигнал на Выходы1первом и втором третьемвходах , входе ,1 1 2 , 040 =-7 -, -во 0 0 1 0 0 1 0 0 10 0 О,45 Таблица 2 Ао 1-й 55 А 2-й ние, соответствующее отсчету однойединицы и формируется очередной синхроимпульс, при этом начинает повторяться описанный цикл опроса разрядов регистра 5.После очередного цикла опроса регистра 5 счетчик 12 заполняется (егоемкость равна требуемому числу повторений), на его выходе появляется потенциальный сигнал, который, пройдячерез элемент НБ 18, снимает разрешающий сигнал со входа элемента И 13чем блокируется прохождение сигналас третьего выхода второй группы выходов дешифратора 3 через элемент И 13и счетчик 2 продолжает считать, Наблок 7 управления со второго выходавторой группы выходов дешифратора 3поступает. сигнал, по которому блок7 управления дает команду в регистр5 на сброс информации и запись нового слова,Через заданный интервал временипоявляется сигнал на втором выходедешифратора 3, который сбрасывает внуль счетчик 12 и, пройдя через элементы ИЛИ 10 и элемент 15 задержки,сбрасывает в "нульн счетчик 2, записывает "единицу" в счетчик 1 б и пере"дается ачередной синхроимпульс черезэлемент 8 ИЛИ на выход 9. Начинаетсямногократный .опрос, и передача следующего слова в последовательном коде, сопровождаемом синхроимпульсами.Интервал времени между синхроимпульсом и.информационным импульсомзадается соответствующим выбором числа отсчитанных импульсов счетчиком2, определяющим появление сигнала напервом выходе дешифратора 3, междусинхроимпульсами соответственно определяется появление сигнала на втором выходе дешифратора 3, между словами сигналом на третьем выходе дешифратора 3 и между повторяющимисясловами сигналом с второго выходадешифратора 3.Блок управления 7 работает следующим образом.В табл. 1 и 2 приведены соответственно истинности дешифратора и коммутатора.Перед началом работы элементы 20и 2 1 памяти находятся в исходном состоянии,По управляющему входу 24, например, с ЭВМ поступает сигнал пуска навход коммутатора 23, в результате чего на вход дешифратора 22 поступаетеюЗначение кода на . Коммутируемый 5 О первом и втором входвходахФормула изобретения 1. Преобразователь параллельного кода е последовательный, содержащий генератор импульсов, первый счетчик, счетный вход которого соединен с выходом генератора импульсов, первый дешифратор, выходы которого соединены с выходами первого Счетчика) регистр, группу элементов И, первый и 1 о второй элементы ИЛИ, элемент задери" ки, блок управления, первый элемент НЕ, первый элемент И и второй счетчик, выход которого через первый элемент НЕ соединен с первым входом первого элемента И, первый выход блока управления соединен с управляющим входом регистра, информационные входы которого являются информационными входами преобразователя, а выходы регистра соединены с первыми входами элементов И группы, вторые входы которых соединены с первым выходом первого дешифратора, а выходы элементов И группы соединены соответственно с и входами первого элемента ИЛИ, где и - число разрядое входного кода, выход первого элемента ИЛИ является информационным выходом преобразователя, второй выход блока управления соединен с первым30входом второго элемента ИЛИ, второй вход которого соединен со вторым выходом первого дешифратора и с установочным входом второго счетчика, вход блока управления соединен с третьим выходом первого дешифратора, четвертый выход которого соединен со вторым входом первого элемента И, еы" ход которого соединен с третьим входом второго элемента ИЛИ, выход кото" рого через элемент задержки соединен с установочным входом первого счетчика, отличающийся тем, что, с целью повышения надежности преобразования, в него введены третий счетчик, втЬрой элемент НЕ, второйэлемент И и второй дешифратор, вхо" ды которого соединены с разрядными выходами третьего счетчика, выход переполнения которого соединен со счетным входом второго счетчика и черезвторой элемент НЕ - с первым входомвторого элемента И, второй вход которого соединен с пятым выходом первого дешифратора, а выход соединен счетвертым входом второго элемента ИЛИ,выход элемента задержки соединен с(и+1)-м входом второго элемента ИЛИи со счетным входом третьего счетчика, установленныи вход которого соединен с четвертым выходом первого дешифратора, выход генератора импульсов соединен с тактовым входом блока управления, вход пуска которогоявляется входом, пуска преобразовате"ля,2. Преобразователь по и. 1, о тл и ч а ю щ и й с я тем, что е немблок управления содержит первый ивторой элементы памяти, коммутатори дешифратор, первый и второй выходыкоторого являются первым и вторым выходами блока управления и соединеныс единичными входами первого и второго элементов памяти соответственно,нулевые входы которых соединены стретьим выходом дешифратора, синхровходы соединены с тактовым входомблока управления, а выходы первогои второго элементов памяти соединенысоответственно с первыми и вторымивходами дешифратора и коммутатора,третий вход дешифратора соединен с,выходом коммутатора, третий, четвертый и пятый входы которого являютсясоответственно входом пуска блокауправления, входом логической единицы и.входом блока управления. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР й 520703) кл. Н 03 К 13/256, 1975. 2. Авторское свидетельство СССР Н) 519801, кл. С 06 Г 5/0, 1975 (прототип)/б 5 ВНИИПИ Госу по делан 113035, Иоскв, 3-35, Рауаская на аказ 1 пис,д.4 жюв тФилиал ППП ."Патент", г. Ужгород, ул. Проектная,