Устройство для цикловой синхронизации

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ в 866772(23)ПриорнтетОпубликовано 23.09.81 Бюллетень 35 Дата опубликования описания 26.09.81(5 )М, Кл.Н 041 7/04 6 06 Р 1/04 Ъоударстееииый комитет СССР по делам изобретений м открытий(54) УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ Изобретение относится к технике передачи двоичной информации по каналам связи,Известны устройства для цикловой синхронизации, используемые в системах пе 5 редачи двоичной информации, содержащие на передаче узел для вставления в начале каждой группы информационных двоичных символов одного двоичного элемента (маркера), а на приемной стороне - схему селекции синхронизирующих сигналов 1 .Из известных наиболее близким по технической сущности к предлагаемому является устройство для цикловой синхронизации 2 .Передающая часть этого устройства состоит из генератора синхроимпульсов и элемента ИЛИ, на один из входов которого подаются синхроимпульсы с выхода генератора, а на другой вход поступает информационная двоичная последователь ность с одним свободным разрядом в каждом цикле, куда вставляется синхроимпульс. Приемная часть устройства содержитсоединенные последовательно блок поискасинхроимпульса и блок повышения достоверности выделения синхроимпульса и распределитель фаз синхроимпульса.При действии помех в канале связи любая ошибка при приеме маркера приводитк начальному поиску в блоке поиска синхроимпульса, Это снижает номехоустойчиюсть устройства цикловой синхронизации.Цель изобретения - повышение помехоустойчивости устройства для цикловой синхронизации,Поставленная цель достигается тем,что устройство для цикловой синхронизации, содержащее в передающей части последовательно соединенные генератор синхроимпульсов и элемент ИЛИ, выход которого соединен с каналом связи, в приемной части - узел памяти фазы, выходомсоединенный с первым входом первого элемента И, выход которого подключен ковходу распределителя фаз синхроимпульсов, содержит в приемной части накапли35 3 8667 ваюший сумматор, элемент ИЛИ, три запоминающих блока, второй и третий элементы И,триггер и узел управления, причем вход накапливающего сумматора соединен с выходом элемента ИЛИ приемной части устройства, входы которого соединены соответственно с каналом связи и выходами трех запоминающих блоков, выход накапливающего сумматора соединен со входом первого запоминающего блока и с первыми входами второго и третьего элементов И, выход первого запоминающего блока подключен ко входам второго и третьего запоминающих блоков, выходы узла управления с первого по восьмой соедине ны с управляющим входом накапливающего сумматора, с первым входом управления первого запоминающего блока, со вто-рым входом управления первого запоминающего блока, со вторым входом второго элемента И, с первым входом управления второго запоминающего блока, со вторым входом третьего элемента И, с первым входом управления третьего запоминающего блока и со вторым входом пер вого элемента И соответственно, выходы второго и третьего элементов И соединены со вторыми входами управления соответственно второго и третьего запоминаюих блоков, выход второго элемента И соединен со вторым входом триггера и со входом управления блока памяти фазы, выход триггера подключен к третьему входу третьего элемента И.Кроме того узел управления содержит опорный генератор, импульсный дели-дль, рог,.стр сдвига, три элемента ИЛИ ; два элемента И, причем выход опорного генератор соединен со входом импульсного делителя, первый выход которо 40 гс является первым выходом узла управления .:торой выход импульсного делителя с.:-динен со входом регистра сдвига, :ерв.".";:.вход которого является вторым ыходом узла управления, второй выход45 соедиьен с первым входом первого элемента ИЛИ, выход которого является третьим выходом узла управления, третий выход регистра сдвига соединен с первым входом второго элемента ИЛИ и с четвертым выходом узла управления, четвертый выход регистра сдвига соединен со вторым входом первого элемента ИЛИ, пятый выход регистра сдвига соединен с первым входом третьего элемента ИЛИ и с шестым выходом узла управления, вес той выход регистра сдвига соединен с первым входом первого элемента И, выход которого соединен со вторым входом вто 72 4рого элемента ИЛИ, седьмой выход регистра сдвига соединен с первым входомвторого элемента И, выход которого соединен со вторым входом третьего элемента ИЛИ и восьмым выходом узла управления, выход третьего элемента ИЛИ соединен с седьмым выходом узла управления, третий выход импульсного делителясоединен со вторыми входами первого ивторого элементов И,На фиг. 1 изображена функциональнаясхема устройства для цикловой синхронизации; на фиг. 2 - функциональная схемаузла управления; на фиг, 3 - временныедиаграммы управляющих импульсов, формируемых узлом управления,Передающая часть 1 устройства состоит из генератора 2 синхроимпульсов иэлемента ИЛИ 3, соединенного с генератором 2 по входу 4. Вход 5 элементаИЛИ 3 является информационным входомустройства цикловой синхронизации, а выход 6 элемента ИЛИ 3 соедиьен со входомканала связи. Выход 7 генератора синхроимпульсов 2 соединяется с синхронизатором подключаемого к устройству для цикловой синхронизации источника двоичнойинформации,Приемная часть 8 устройства содержитузел 9 памяти фазы, первый элемент И10 и распределитель 11 фаз синхроимпульса, элемент ИЛИ 12 накапливающий сум.матор 13, запоминающие блоки 14-16,элементы И 17,18, триггер 19 и узел20 управления. При этом вход накапливающего сумматора 13 через элементИЛИ 12 соединен со входом 21 и выходами запоминающих блоков 14-16, авыход накапливающего сумматора 13 подключен ко входам запоминающего блока14 и к входам элементов И 10, 17, 18,выход запоминающего блока 14 подключенко входам запоминающих блоков 15 и 16,узел 20 управления соединен управляющими выходами 22-29 с накапливающимсумматором, со входами элементов И 17,18, с первым входом триггера 19, с первым и вторым входами управления запоминающего блока 14, со вторыми входамиуправления запоминающих блоков 15 и 16,а также через элементы И 17 и 18 узел20 управления соединен с первыми входами управления запоминающих блоков 15и 16, кроме того выход элемента И 17соединен со вторым входом триггера 19и узлом 9 памяти фазы, а выход триггера19 - со входом элемента И.Узел 20 управления содержит опорныйгенератор 30, импульсный делитель 31 иДля этого вычисляется разность чи 5МаКС 1 МОКСВ случае, если величина разности будетменьше некоторого числа, то процесспоиска синхроимпульса будет продолжен.Если же она окажется равной, тосчитается, что фаэовое положение маркера определено При этом открываетсяэлемент И 10, в результате чего произойдет перезапись номера позиции цикла, соответствующей максимальному значению суммыв распределительфаэ синхроимпульса 11, Эта позиция соответствует фазовому положению маркерав цикле передачи.После выделения синхроимпульса производится стирание чисел в запоминающихблоках 14-16 и процесс анализа начинается снова.В узле 20 управления формируютсясигналы для обеспечения алгоритма работы устройства цикловой синхронизации,формирование сигналов осуществляется спомощью деления импульсного сигнала,поступающего от опорного генератора 30,задержки его в регистре 32 и логическихопераций И и ИЛИ с помощью элементовИЛИ 33-35, И 36,37,Период управляющих сигналов онределяется длиной цикла, который составляет Й тактов передачи,Значение параметраопределяет продолжительность поиска синхроимпульса ивыбирается в соответствии с требуемымивременными характеристиками системыцикловой синхронизации (временем вхождения в синхронизм и временем удержания синхрониэма).Реализация оптималь ного последовательного анализа поступающей из каналасвязи информационной последовательностизначительно повышает помехоустойчивостьустройства цикловой синхронизации.Сравнительные испытания показываютэффективность данного устройства, обеспечивающего существенное снижение времени в.ождения в синхрониэм (времени восстановления синхрониэма) при одновременном увеличении времени удержания синхронизма.формула изобретения1, Устройство для цикловой синхронизации, содержащее в передающей части последовательно соединенные генератор син 10 15 20 25 Зо 35 40 45 50 55 сов, о т л и ч а ю щ е е с я тем, что, сцелью повышения помехоустойчивости, устройство содержит в приемной части накапливающий сумматор, элемент ИЛИ, три запоминающих блока, второй и третий элементы И, триггер и узел управления, причем вход накапливающего сумматора соединен с выходом элемента ИЛИ приемнойчасти устройства, входы которого соединены соответственно с каналом связи ивыходами трех запоминающих блоков, выход накапливающего сумматора соединенсо входом первого запоминающего блокаи с первыми входами второго и третьегоэлементов И, выход первого запоминающего блока подключен ко входам второго итретьего запоминающих блоков, выходыузла управления с первого по восьмойсоединены с управляющим входом накапливающего сумматора,. с первым входомуправления первого запоминающего блока,со вторым входом управления первого запоминающего блока, со вторым входомвторого элемента И, с первым входом управления второго запоминающего блока,со вторым входом третьего элемента И,.с первым входом управления третьего запоминающего блока и со вторым входомпервого элемента И соответственно, выходы второго и третьего элемента И сое, динены со вторыми входами управлениясоответственно второго и третьего запоминающих блоков, выход: второго эле-.мента И соединен со вторым входом триггера и со входом управления блока памяти фазы, выход тригрера подключен к третьему входу третьего элемента И,2. Устройство по и, 1, о т л и ч а -ю ш е е с я тем, что узел управления содержит опорный генератор, импульсный делитель, регистр сдвига, три элемента ИЛИи два элемента И, причем выход опорного генератора соединен со входом импульсного делителя, первый выход которого является первым выходом уала управления, второй выход импульсного делителя соединен со входом регистра сдвига, первый выход которого является вторым выходом узла управления, второй выход соединен с первым входом первогоэлемента ИЛИ, выход которого являетсятретьим выходом узла управления, третийвыход регистра сдвига соединен с первым хроимпульсов и элемент ИЛИ, выход которого соединен с каналом связи, в приемной части - узел памяти фазы, выходом соединенный с первым входом первого элемента И, выход которого подключен ковходу распределителя фаэ синхроимпуль,входом второго элемента ИЛИ и с четвертым выходом узла управления, четвертыйвыход регистра сдвига соединен со вторымвходом первого элемента ИЛИ, пятый выход регистра сдвига соединен с первымвходом третьего элемента ИЛИ и с шестым узлом управления, шестой выход регистра сдвига соединен с первым входомпервого элемента И, выход которого соединен со вторым входом второго элемента ИЛИ, выход которого соединен с пятымвыходом узла управления, седьмой выходрегистра сдвига соединен с первым входомвторого элемента И, выход которого сое 6772 10динен со вторым входом третьего элемента ИЛИ и восьмым выходом узла управления, выход третьего элемента ИЛИ соединен с седьмым выходом узла управления,третий выход импульсного делителя соединен со вторыми входами первого и второго элементов И.Источники информации,принятые во внимание при экспертизе1, Патент Франции М 2313827,кл. Н 04 Ь 7/04, опублик. 1977.2. Авторсксл свидетельство СССРМ 217705, кл. О 06 Р 1/04, 196803/ И Г елам сударственн изобретени сква, ЖТираж 701ого комитета С и открытий , Раушская наб