Устройство приоритетного подключенияпроцессоров k общей магистрали

Союз Соаетснив Социалистических РесяубяикОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОИЗОМУ СВИ ИТЕЛЬСТВУ(22) Заявлено 251278 (2 ) 2700938/18-24с присоединением заявки Йе(23)ПриоритетОпубликовано 1502.81, бюллетень ИЯ бДата опубликования описания 1802.81(51)М. Кл. С 06 Г 9/46 Гесуяарстееннцй квинтет СССР яв дмаи нзвбретеняй н етярвпнй(54), УСТРОЙСТВО ПРИОРИТЕТНОГО ПОДКЛЮЧЕНИЯ ПРОЦЕССОРОВ К ОБЩЕЙ МАГИСТРАЛИ Изобретение относится к цифровой вычислительной технике и,может быть использовано в вычислительных систе. мах, содержащих несколько активных источников информации, подключенных к общей информационно-адресной магистрали.Устройство приоритетного подключе- ния процессоров к общей магистрали предназначено для анализа сигналов запросов активных устройств на подключение к общей магистрали и выдачи сигнала разрешения одному из этих устройств, т.е. для устранения конфликтных ситуаций, возникающих при од новременном обращении нескольких устройств к общей магистрали.Известно интерфейсное устройство с группировкой большого числа запросов, содержащее интерфейсный блок, 20 включающий в себя триггерные схемы и соединенный с блоком определения приоритетов (13Недостатком устройства является отсутствие средств перераспределения приоритетов (преимущественной обработки) запросов от различыых источников,Наиболее близким по технической сущности к предлагаемому является 30 устройство управления магистралью,содержащее блок маскирования и,блокформирования разрешений. Блок маскирования содержит два последовательносоединенных регистра - входной и выходной. Блок формирования разрешенийсодержит регистр запросов, две группы элементов И - входную и выходную,два элемента задержки, элемент ИЛИ,элемент И и приоритетный блок, выполняющий стандартную ункцию выделения "левой" единицы 23Однако известное устройство имеетограниченные функциональные возможности и невысокое быстродействие.Цель изобретения - повышение быстродействия,Эта цель достигается тем, что вустройстве приоритетного подключенияпроцессоров к общей магистрали, содержащем блок формирования разрешений и блок маскирования, содержащийвыходной регистр, выход которого является выходом блока, первый входблока формирования разрешений является входом запросов устройства, второй вход блока формирования разрешений соединен с выходом блока маскирования, выход блока формирования разрешений является выходом устройства,первый управляющий вход записи информации устройства соединен с первымуправляющим входом блока мас: ирования, в блок маскирования введены регистр управления, счетчик, два блокаэлементов И-НЕ и блок управления,причем вход данных устройств соединен с входом данных блока управленияи с информационным входом регистрауправления, управляющий вход которого соединен со вторым управляющим10входом записи информации устройстваи со вторым управляющим входом блокауправления, группа информационных выходов которого соединена с группойинформационных входов счетчика, входсинхронизации которого является входом синхронизации устройства, счетный вход счетчика соединен с выходомлогической единицы блока управления,группа информационных входов которого соецинена с соответствующими пря Омыми разрядными выходами счетчика,первые и вторые управляющие входыпервого и второго блоков элементовИ-НЕ соединены соответственно с первым и вторым выходами выбора регистра управления, первый и второй выходы выключения которого соединены соответственно с третьими управляющимивходами первого и второго блоков элементов И, группы информационных входов которых соединены соответстьеннос первой и второй группами разрядныхвыходов счетчика, первая группа инФормационных входов выходного регистра соединена с соответствующими старшими разрядными выходами счетчика,выходы первого и второго блоков элементов И-НЕ соединены с соответствующими информационными входами второйгруппы выходного регистраКроме того, блок управления содержит два регистра и схему сравнения,причем информационные входы первогои второго регистров соединены с входом данных блока, группа разрядныхвыходов первого регистра соединенас первой группой входов схемы сравнения, вторая группа входов которойсоединена с группой информационныхвходов блока, выход логической единицы которого сОединен с выхОдом схмы 50сравнения, группа разрядных выходоввторого регистра соединена с группойинформационных выходов блока, управляющие входы первого и второго регистров соединены со вторым управляющим входом записи информации блока. 55На фиг, 1 представлена блок-схемаустройства; на фиг. 2 - временныедиаграммы работы устро;:ства; наФиг. 3 - зависимости приоритетов различных каналов от управляющих пара- цметров.Устройство содержит блок 1 маскирования и блок 2 формирования разрешений, группу выходов 3 блока , перв,ю и вторую группы 4 и 5 входов блока 2 выходной регистр б, группу / входовданных блока 1 маскирования, счетчик 8, регистр 9 управления, блок 10управления, первый управляющий вход11 записи информации, вход 12 синхронизации, второй управляющий вход 13записи информации, первый и второйрегистры 14 и 15, схема 16 сравнения,два блока 17 и 18 элементов И-НЕ,резисторы 19 и 20, разрядные выходы21-24 регистра управления,Режим работы счетчика - прием информации или прибавление "1" младшегоразрядд - задается сигналом на счетном входе; синхронизация счетчика вобоих режимах осуществляется тактовыми импульсами, подаваемыми на вход12. Синхронизация счетчика 8 можетосуществляться с помощью синхроимпульсов, подаваемых на вход 12 устройства; частота следования синхроимпульсов Гс выбирается более низкой, чем тактовая частота работы процессора Г . Старшие два разряда счетчика передаются на входы регистра ббез преобразования, а два другихформируются блоками элементов И-НЕ.Выбор одного из входов блока элементов И-НЕ Определяется кодом с соответствующих выходов 23 и 24 регис рауправления; выключение этих блоков,т,е. перевод в состояние с высокимвыходным сопротивлением, производится подачей высоких уровней (логических "1") на выходах 21 и 22, при этомза счет сравнительно низкоомных резисторов 19 и 20 на выходах блоков17 и 18 поддерживаются низкие потенциалы (логические "0"). Регистры 9,14 и 15 имеют общее управление записью (вход 11) и соединены по входам с тремя различными тетрадамй12-разрядной магистрали 7 данных.Схема сравнения вырабатывает на выходе сигнал логической "1" при совпадении кода в регистре 14 с кодомв счетчике 8. Прием информации врегистр б может производиться также как и в известном устройстве;позаднему фронту сигнала подтверждения запроса, подаваемого на вход 13,Устройство управления магистральювыполняет функции автоматическогоразделения времени между активнымиустройствами, например между процессорами. После загрузки управляющейинформации по входам 7 устройствонастраивается на выполнение одногоиз заранее известных режимов разделения времени.В исходном состоянии устройствоуправления магистралью полностью размаскировано, т.е. регистр б погашен,на выходах блоков 17 и 18 сформированы логические "0". Это, однако, неозначает, что запросы по любому входугруппы 4 обслуживаются. При достаточно интенсивных потоках запросов(именно этот нетривиальный случай предТйй сдачи СС,СС. сос.,с ссс,ссо СоС СоСь 0011 ОС,С,ОС Ь С,С, С,О С,С 1 ОСС ССО 10 100 01 010 110 С., ОС 0111 формула изобретени во при ссоров итетного подобщей магистформирования ирои ,:."я, со 1. Устрой ключения про рали, содерж разрешений и ход Пос 6 бло ставляет интерес в рамках данного изобретения), даже при полном размаскировании устройства, магистралью, в основном, пользуются поочередно только два процессора - старший и следующий за ним по приоритету.Исходное состояние устройства сохраняется вплоть до момента записи управляющего кода по входам 7 в блок 10 управления и регистр 9 управления. Сигнал записи поступает при этом на вход 11. В регистрах 14 и 15 задают 10 ся нижняя и верхняя границы счета. При достижении счетчиком 8 кода, равного записанному в регистре 14, схема 16 сравнения формирует сигнал логической "1" на выходе, переключая счетчик 8 из режима счета в режим ожидания приема информации. Прием информации с выходов регистра 15 производится в ближайшем такте при появлении положительного фронта сигнала 20 на входе 12. Если коды в регистрах 14 и 15 не совпадают, то после завершения приема информации в счетчик 8 схема сравнения 16 формирует сигнал несовпадения, т,е. логический "0" на 25 выходе, переключая счетчик 8 из режима ожидания приема информации в режим ожидания счета, Прибавление "1" младшего разряда производится по положительным фронтам синхроимпульсов, поступающих на вход 12, вплоть до момента совпадения кода в счетчике 8 с кодом в регистре 14 и т.д. Двоичные числа А и В, записанные в регистрах 14 и 15, могут находиться в произвольных соотношениях; А:В, АВ, А ( В, Первое соотношение соответствует "статической" маске, т.е. использованию счетчика 8 в качестве обычного регистра. Второе и третье соотношения отличаются лишь тем, что при АВ 40 счетчик периодически переполняется и затем сбрасывается в нуль. Общее число способов задания режимов работы счетчика 8 определяется числом комбинаций чисел в регистрах 14 и 15 45 и равно 1616 = 256. Дополнительное увеличение этого числа достигается в данном устройстве управляемой с регистра 9 селекцией выходов счетчика 8 блоками 17 и 18. В таблице 1 перечислены 12 режимов работы (функций передачи) блоков 17 и 18 из 16 возможных; оставшиеся 4 режима одинакФеы, так как они характеризуются постоянными нулями на выходах блоков 17 и 18 и, следовательно, попе- ременной работой двух старших по приоритету процессоров. Символами С С , С и С обозначены значения сигналов на вйходах счетчика 8, причем сигналу С 0 соответствует старший раз- Я ряд счетчйка и т.д. Код в регистре 9 .обозначен ер о 1,причем разряду до соответствует вы 21, разряду д - выход 22 и т.д ле прохождения через блоки 17 и 5 преобразованный код по входам передается на регистр 6 и по синхроимпульсам, подаваемым на вход 13 с высокой частотой, определяемой пропуск ной способностью магистрали, записывается в этот регистр. Таким образом, под управлением блока 10 управления и регистра 9 счетчик 8 и блоки 17 и 18 Формируют с частотой Гс последовательность кодов масок, ко- торая обеспечивает заданное распределение времени по каналам.На фиг, 1 приведены временные диаграммы работы устройства. Каждая диаграмма соответствует одному из 12 режимов, перечисленных в таблице.На фиг. 3 представлены зависимости Т,; от В при Д = 0010 и четырех зн чениях А иэ шестнадцати возможных,где й - число отрезков по каждомуканалу, лежащих в заданныхграницах;И - общее число "единичных",от.резков в этих же границах. Из этих зависимостей видно, что спектр задания соотношений между Т; и диапазон регулирования по каждому Т достаточно широк даже в пределах 64 приведенных на фиг. 3 режимов.Применение устройства управления магистралью позволяет проектировать вычислительные системы с расширенными функциональными возможностями, величина выигрыша по быстродействию зависит от. архитектурных особенностей системы и может достигать 20-30.держащий. выходной регистр, выход которого является выходом блока, первыйвход блока формирования разрешенийявляется входом запросов устройства,второй вход блока формирования разрешений соединен с выходом блока маскирования, выход блока формированияразрешений является выходом устройства, первый управляющий вход записиинформации устройства соединен с первым управляющим входом блока маскирования, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, в блок маскирования введены регистр управления, счетчик, дваблока элементов И-НЕ и блок управления, причем вход данных устройств 15соединен с входом данных блока управления и с информационным входом реГистра управления, управляющий входкоторого соединен со вторым управляющим входом записи информации устройства и со вторым управляющим входомблока управления, группа информационных выходов которого соединена сгруппой информационных входов счетчика, вход синхронизации которого яв- д 5ляется входом синхронизации устройства, счетный вход счетчика соединенс выходом логической единицы блокауправления, группа информационныхвходов которого соединена,с соответствующими прямыми разрядными выходами счетчика, первые и вторые управляющие входы первого и второго блоков элементов И-НЕ соединены соответственно с первым и вторым выходами выбора регистра управления, первый и второй выходы выключения которого соединены соответственно с третьими управляющими входами первого и второго блоков элементов И,группы информационных входов которыхсоединены соответственно с первой ивторой группами разрядных выходовсчетчика, первая группа информдионйых входов выходного регистра соединена с соответствующими старшими раз-,рядными выходами счетчика, выходыпервого и второго блоков элементовИ-НЕ соединены с соответствующими информационными входами второй группывыходного регистра.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит два регистра и схему сравнения, причем информационныевходы первого и второго регистровсоединены с входом данных .блока,группа разрядных выходов первого регистра соединена с первой группойвходов схемы сравнения, вторая группа входов которой соединена с группой информационных входов .блока, выход логической единицы которого соединен с выходом схемы сравнения,группа разрядных выходов, второго регистра соединена с группой информационных выходовблока, управляющиевходы первого и второго регистровсоединены со вторым управляющим входом записи информации. блока,Источники информациипринятые во внимание при экспертизе1, Патент ВеликобританииР 1449391, кл. О 4 А, 1974,2, Авторское свидетельство СССРпо заявке М 2558692/18-24,кл. С 06 Г 9/18, 1977 (прототип),805312 02 ГО 17 1 Ф 1 о 17 гцаг Составитель Г. ПономареваРедактор М. Цыткина Техред М. Рейвес Корректор М. Ви ое СС каз 10903/71 илиад ППП "Патент", г. Ужгород, ул. Проектная ди оз ог ог о 1 оу Тираж 756 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, Ж, РаушскПодпис митета ткрытий я наб.,