Устройство для сопряжения

(23) Приоритет т, саид.ву1) 2444827/Х 8-24 51) М 6 РЗ/О Яа ооудвротввкиьФ комвтвт ссср оо делам квоорвтвнвй н открытийо 25.0 убликов Дата опубликовани К. И, Диденко, Б, Г, Солодовников, В, В, топорков, Н, В, Чернец и И, С, Шандрин 2) Авторы изобретения Специальное конструкторское бюро систем автоматическогоуправления Министерства приборостроения, средств автоматизации и систем управления 71) Заявитель ЛЯ СОПРЯЖЕНИЯ Изобретение относится к вычисли=тельной технике и может быть исполь зовано для сопряжения вычислнтелып,тхмашин, имеющих общесистемный интерфейс типа "общая шина" (ОШ), с периферийным оборудованием, включеннымпо иерархической структуре,Известно устройство для сопряженияпериферийного оборудования с ЭВМ, организованной на базе общей шины, содержащее специализированный процессор и адаптеры и выполняющие функпиисопряжения ЭВМ с терминалами 1,"Эти устройства имеют большой объемоборудования и дороги в эксплуатации,Наиболее близким по своей технической сущности к изобретению является устройство для сопряжения интерфейсов, содержащее блок дешифрации адреса, соединенный входами с соответствующими входами из групп управляющихвходов устройства, блок прерываний,соединенный двухсторонней связью сблоком дешифрации адреса, выход которого подключен к первым входам регнстра данных, регистра адреса, блокашифрации команд, регистра состоянийи блока синхронизации; первый выходкоторого соединен с первым входом 5 блока прерываний, подключенного в тсрым входом к соответствующему входуиз группы управляющих входов устройства, группа выходов блока прерываний подключена к соответствующим 16 управляющим выходам устройства, вторые входы регистра данных, регистраадреса, регистра состояний и блокашифрации команд соединены с втерымвыходом блока синхронизации, второйи третий входы которого соединенысоответственно с входом состояния ивходом запроса связи устройства, выход блока шифрации команд подключенк третьему входу блока синхронизациии командному выходу устройства, первый и второй выходы регистра адресасоединены соответственно с группойадресных выходов устройства и с группдЪ информапнонньтх выходов устройства 9 выход рет Истра состояний и и двыйвыход регистра данных соединены ссоответствующими выходами из группыинфэрмационных выходов устройства 9вторые вход и выход регистра данныхподключены к соответствующим входами выходам нз труппы ит 5 ормапионныхвходов и выходов устройства, третийвход регистра данных и второй входблоки шифрации команд соединены сгруттпой информапиОнных ВходОВ устрой "ства, второй выход блока синхронизапии подключен к четвертому входу регнстра данных, ко вторым входам регистра адреса и регистра состояний ик третьему входу блока дешифрации команд Ы,Однако ето устройство имеет низкоебыстродействие, поскольку поиск запросасвязи реализуется путем последовательного опроса состояний всех функпиональньтх модулей тюриферийной системы,Целью изобретения является повышенне быстродействия устройства,Йостнгается это благодаря тому,что в устройство введены блок управления обменом, шифратор состояний, соединенный выходом с первым входомблока формирования адреса запроса связи, второй, третий и четвертый входыкоторого соединены соответственно сгруттттой инфОр мационных ВХОДОВ ус трО йства, Вторым Выходом блока сннхронизапии и выходом блока дешифрации адреса, информационные входы шифраторасстояний соединены с вторыми вдми Выходом регистра данных, а управляющий вход подключен к второму вьтходу блока синхронизаики и первому входу блока управления обменом, первыйвыход которого соединен с пятым входом блока синхронизации, выход блокаформирования адреса запроса связи соединен с адресным выходом усщойства 9два выхода вызова и вход ответа которого соответственно подключены к второму и третьему выходам и второмувходу блока управления обменом,На фиг, 1. представлена блок-схемаустройства; на фиг, 2, 3 и 4 - временные диаграммы обмена информациеймежду интерфейсом "общая шинаф (пропессор) и межблочным интерфейсом пеРиферийной системы,Блок-схема устройства содержитблок 1 дешифрацииадреса, блок 2 прерываний, регистр 3 данных, регистр 4 адреса, блок 5 шифрации комаид 9 регистр 6 состояний, блок 7 синхрониза=пии, шифратор 8 состояний, блок 9 фор.-мирования адреса запросов связн (ЗС), 3 блок 10 управления обменом, втораягруппа информационных входов и выходов 11 устройства, группа адресныхвыходов 12 устройства, группа командных выходов 13 устройства, выход 14 Ю Вызов 1 (В 1), выхд 15 "Вызов 2(В 2) устройства, вход 16 ответа устройства; группа входов 17 состоянийустройства, вход 18 запроса связи устройства.ф Блок 1 проюводит выбор адресуемых (по ОШ) регистров устройства (3,4, 6 или блоком 5), а такие осушествляет расшифровку управляющих сигналов (запись, чтение). Блок 2 организуф ет "захват обшей шины в целях прерьтвания процессора, Регистр 3 данныхосуществляет буферное хранение данных,передаваемых между процессором и функпиональными модулями.Регистр 4 адреса хранит адрес Функционального модуля, к которому нроюводится обращение. Блок 5 принимает от процессора коды программных снгна-.лов, предписывающие адресуемому функпиональному модулю выполнение тех или иных действий (ввод, вывод, сброс, пуск, аналю ЗС н др.). Регистр 6 состояний фиксирует данные о состоянии межблочного интерфейса (занят, свободен), о состоянии адресованного функпнонального ду, аски и др. Блок 7 осуществляет общую синхронизацию работы устройства и соответствии с управляюшими сигналами ОШ и сигналами4 Осостояний межблочного интерфейса, Шифратор 8 осуществляет преобразованиепозиционного кода (во время поиска ЗС)в двоичный код адреса ЗС. Блок 9 обеспечивает многоуровневый поиск ЗС и4последующее хранение сформированногоадреса ЗС. Блок 10 органюует управление асинхронным обменом даннымипо межблочному интерфейсу,Устройство обеспечивает программный обмен данными между процессором и регистрами 3, 4, 6 и блоком 5устройства.Наличие в устройстве шифратора 8состояний и блоков 9, 10 тюзволяетустройству проюводить обмен даннымис периферийными функциональными блоками М поиск запросов связи (формирование адреса ЗС) в автономном режиме,8 Э 74 6 После этого процессор отключается нустройство автономно организовываетцикл связи с адресуемым функцнональным модулем по межблочному интерфейсу в соответствии с диаграммой,приведенной на фиг. 2. В начале цижлана вторую группу информационных вхо 49дов - выходов 11 из регистра 3 выдаются данные, на группу адресных выходов 12 ю регистра 4 значение адресаобрашення н на группу командных выхо 4дов 13 - значение кода команды. Спустя фихснрованную задержку Т,временн,необходимую для опознавания адресафункциональным модулем, запускается(элемент) по сигналу В 1 начинает выполнение предписанной операции (в данном случае прием данных со второйгруппы ннформацнонных входов и выходов 11) и после ее выпопнений извешает усчройство об этом сигналом ответаОт по входу 16. По сигналу От 5 64Устройство работает следующим образом. Связь процессора с устройствомосуществляется на уровне регистровустройстм, в пересылка данных междуустройством и периферийными блокамии поиск запросов связя пронэводнтсябез участия процессора, Регистры 3,4, 6 и блок 5 доступны процессору нпоследний может производить обращение к ним в режимах записи и чтенияв соответствии с алгоритмом функпионнровання интерфейса ОШ,Обращение процессора к регистрамустройства осуществляется в следующихцелях: засылка дайных в регистр 3 нлнчтение данных с регистра 3; засылкав регистр 4 адреса функционального модуля, к которому требуется проювестиобращение для ввода нли вывода информации; засылка в блок 5 снгналов, предписывающих. адресуемому функционал ьному модулю те илн иные действия (ввод,вывод, пуск, сброс ы т.д.), чтенне кодасостояний из регистра 6, а также установка масок в регистре 6,Процедура передачи данных нз процессора в функциональный модуль заключается в следующем.Процессор производит засылку данных в регат 3, адреса обращения врегистр 4 н программного кода, соответствуюшего режиму ввод, в блок 5. блок 10 через времй Т, и выдает навыход 15 сигнал В 2, который ретранслируется в функциональном блоке, какприем игнвла От", Блок 10 послеисчезновения сигнала ответа "От" делает выдержку Тц, после чего сбрасывает сигнал В 1 н извешает блок 7о состоявшемся сеансе связн. Блок 7,спустя задержку Тц , выдает управляющий снгнал, по которому производнтся отключение ннформацнонных, адресных и командных сигналов,а такжесигнала В 2 от магнстрали ннтерфейских связей.На этом процедура передачи данныхнз процессора в функциональный блокзаканчивается,Передача данных нз функцноналыюго модуля в процессор осуществляетсяследуюшнм образом.Процессор провзводит засылку в регистр 4 адреса "бращения и в блок 5 командного кода, соответсгвующего режиму вывод". Далее, устройство осушествляет автонный цнкл связн сфункциональным модулем (см, фнг. 3),Блок 7 организует подключение адресных сигналов ю регистра 4 на группуадресных выходов 12 н снгналов нэблока 5 нв группу командных выходов 13.Спустя время Т запускается блок 10н нв выходе 14 устанавливается сигналвызова В 1. Адресуемый функциональныймодуль в режиме вывод" по сигналуВ 1 выдает информационные снгнвлы иавход иэ группы ннформационных входов нвыходов 1 1,сигналы состояния на входы1 7 и извещает об этом устройство сигналом ответа "От. По сигналу От блок10 выдает сигнал В 2, что приводит ксбросу сигнала От. Палее в теченвевремени Т Э устройство производнт.прием данных с входов и выходов 11в регистр 3 н сигналов состояния врегнстр 6, после чего органюуетсяотключение связи с функциональныммодулем - сбрасываются сигналы с выходов 12, 13 н 15, Съем данных срегистра 3 процессор может цронзвести в режиме программного обмена лнбо по прерываннюУстройство обеспечнвает автономный (без участия процессора) параллельный анализ запросов связи и формироввнне адреса ЗС по трем уровням:формироввнне адреса фунхцнональногоблока (АфБ); формирование адресафункцнонального элемента (АфЭ), устт 8 ртг 1 тйновленного В бЛОК 8 фарМ".;ттттттрЕСа КаваЛа (АК) В фун., - 11 оттелемеяте.АдрЕСНОЕ СЛОВО В ЭТОМ С,т 1,тчследующий формат Г ТАФБ АФЗ АК 1 11 8 7 4 3 С:ФУНКицоиаПЬНЫй бПОК (ФБ) т Эле:.811;(ФЗ) или канал, требующий запрос .ьобслуживание, устанавливает сцтга 11 ап,:.К,На ВХОНЕ 18 МЕжбЛОЧНОтО 11 нтер 1 т;Зйт.;ВтЭтот сигнал воспри 1 цмае 1 ся 611 О 11 а .управления 7, которьгй Выдает упр="-,-.1 вшие сигналы блокам 5;т 9, .тр 1 т:.8:.:6 ЛОК 9 уотанавПЯВается В тта-"О-,ттэ=астояние (АФБ = О, АФЗ = С,. АК = ОтВ блоке 5 формируется код ком 1 тппьтанализ ЗС.ДЭЛЕЕ блОК 7 Осуществляет;топ ";ЧЕНИЕ КОДа КОМВНДЫ На Вт-.=ОДЬтадресных сигналов Яз блока. ь ,:.:аходы 12 межблочного,тпт 1 рффи 1 сд. , тПри АФБ = О код команцтьт пат1 тпепьно,:".:аналЯза Зс воспринцмаетстт р л 1 тптциональными блоками (т,ет при т, 1;Е, - . - :производится адресация ко Всам бпак,-,"тСпустя фИКСЯроваННу 10 ЗЗПРрт;"запускается блок т тт и ц,т В,; 8,1ВЫДаЕтСЯ СИГНад ВЫЗОВИ Е., тоВ 1 функциональные блоки устапдв:.,;Ют На СООТВЕТСТВУтОЦ 1 ЦХ Ц 1 Л Цт.;11 О;З,ОННЫХ ШИнаХ СЯГНЯЛЫ Састэт 1 ПтдВавЩИЕ На НВЛИЧЯ 8 (ЦЛЯ О:ь":т- "просОВ сВязи данным бтттО 1 ттКО:,.:-, ь дИЗ фуНКПИОНаЛЬНЫХ 6 ЛОКОВ ттослэновпения сигнала .Состоян 111 и;:.Еинув ЕМу ИифсрМаццон;.тО щт; -,ВЬПЮЛНЕНИЯ ОПЕРаЦИй ПО Е: т.) .-.;Ь.-ДП:гнал Ответа От, Однако В:.-т-,г э,тного быстродейсти 1 я Ьл 11;-,:.О; . -,;- - .КОВ СЯГНВЛЫ ОТВ 8-ОВ ВЬт 11; - :Ютт-тт. Пд .- т-,тт . 6не одновреМенно, а с разброт.о 11И, СЛЕДОВатЕЛЬНО ПВЯЕ.т;т тт асостояния н прясюдпт по :" :ка все ФБ не закончат Вьп 1 атт 1;:8:т;:РаЦИй ПО СИГНаЛУ В 1 Ц Не Уст.т",=.-,.сигналы ответа "От,С целью обеспечения ав -О;1;,:тц 1;:ока:;подстройки под быстродетствце пер тт.,. эР 1 йных функциональных блокад 61 тотустройства, получив сцгна,самого быстродействующего тв;5, В: - ."т,.Иа ВЫХОД 15 СИГНал В 2 Этот ".1-1;.;тлВОСПРИНИМаЕтСЯ ВСЕМИ фУНКЦЦтаттт,.",т 1; - ; - ,Ь;,:;:,блоками и ретранспируется цмц на 1:.Од16 в соответствии с условцем 0 1.: 1.т.д Х, т.е. сигналы "Отф и В 2 явпп 1 атт я 1 пз 1 м Образом,т 1 тт, 1 ХЧ 1 ОКВХт ЗВКОЯЧЯВШЯХ, ; - :; тдтттцтт ПО С 11 Г 11 апу т т т цпоследний прогзводцт съем сиг 11 пп 1 "От, Б блоках пе закончивших В:папП 81 тпй ОП 8 рацкй по Б т (соотВетп:т- т:,";.;О тте 1;Ь 1 ставцвттптх СИГНап ОТВЕТа) -.т"- т",П 1 тЭ р тра 1 тспяруетСя На ВХОД 3.60 " в та Т да,-.тт 1 .т 1,тк:тцоцапИНЫХ блотах ОКОНЧа"-;тт-П тт ОП 8 Р"ттий ПО В 1 ВЫЗЫ-О, О, стгн па О. О.твета ре- ,81:.Сл. - .; - ,О ваптт 1 тот"О СГрцтаЛа 5 2, т,ледо З,8 . а, 1 тОЦ П о,-тттпет.,ЯОМ анализе- -т т;- -,т -.: ет появление СЯГПапа "От"- ; 6 свт 1 дзтелтствует о том, 1;тэ;т.Г: - : ", 1 О9, После эОГО блок бт-а, Т -,-ществляет ООЭОС СЯГНВЛОВ Над, " ., Д т та 8 т тМ цттКЛ-П:."т;:ЗОВ,.П.1 а ацрэса фттнтКЦЯОННЛЬНОб т81 тз. 18 .:.6 1011 т 8 ГО запроса на с Вязыэттттт:т. "т " .1 ттеа ЯЦеряйные бло - П; т,- .;. тКОГ Офттт 1 ПСццонап МЬт 1 титт" -т а тттт 1 т цеттт-т ЯОВЫЯ ПИ тЛ ПО":.О здреса функциональногот;т-:ттОЯттеццОтО В ту - П 1 цноиаЛЬиЬ,та: Ст . ттР 8- КототОГО тт 8 ОПР 8 ДГ цч этого бпац 7 Организует вы,да ком чд 1, СООт,В. - ,; -:. й тт,трат 1 пел яо; ту анадцзуЗс ,т- .- т-т- ттЫ т;.т и ЯЗ блана 9 На ВЫХОПЫ" т ртт, тт тт Оботщэтття ВЫрч:етттНОГО КВКтттр т:= 1 т т.Ф, т О, А тО9 6В этом случае адрес ЛФЗ = О используется пля обращения ко всем функциональным элементам в адресованном ФБ (АФБ =0 ). Связь с функциональными элементами и формирование адреса функционального элемента АФЭ, выставившего сигнал ЗС, осуществляется аналогично описанному. В конце цикла свя-. зи блок 9 приформировывает к адресу функционального блока АФБ = И адрес функционального элемента АФЗ = 03,Если функциональные элементы в периферийном блоке являются многоканальными, то аналогичным образом организуется цикл формирования адреса канала АК =рвыставившего сигнал ЗС.После формирования полного адреса ЗС (АФБ =П, АФЗ =Я АК =)э) блок 7 выдает сигнал блоку 2 прерываний, по которому последний производит операции обшей шины по захвату ОШ и прерыванию процессора. При входе в прерывание процессор обращается к блоку 9 и считывает полный адрес запроса связи.Таким образом, устройство позволяет осуществить параллельный анализ запросов связи с асинхронной групповой обработкой сигналов ответа, выдаваемых на одну магистральную шину. Зто позволчет значительно сократить время реакции процессора на запросы связи и подстроиться под максимальное быстродействие периферийных блоков.Формула изобретенияУстройство для сопряжения, содержащее блок дешифрации адреса, соединенный входами с соответствующими входами из групп управляющих входов устройства блок прерываний, соединенный двухсторонней связью с блоком дешифрации адреса выход которого подключен к первым вхопам регистра данных, регистра адреса, блока шифрации команд, регистра состояний и блока синхронюации первый выход которого соединен с первым входом блока прерываний, подключенного вторым входом к соответствующему входу из групп управляющих входов устройства, груп па выходов блока прерываний подключена к соответствующим управляющим выходам устройства, вторые входы регистра данных, регистра адреса регистра состояний и блока шифрации команд соединены со вторым вьхоп омдока сиы 48974 1 Охро;:язации второй и третий входы которого соединены соотвеп:твенно совходом состояния и входом запросасвязи устройства, выход блока шифрации команд подключен к третьему входу блока синхронизации к командномувыходу устройства первый и второйвыходы регистра адреса соединены соответственно с группой адресных выхо О дов устройства и с группой информационных выходов устройства, выход регистра состояний и первый выход регистра данных соединены с соответствующими выходами из группы информаци онных выходов устройства вторые входи выход регистра данных подключенык соответствующим входам и выходамиз группы информапионных входов ивыходов устройства третий вход ре гистра данных и второй вход блока шифрации команд соединены с группой информационных вхочов устройства, второй выход блока синхронизации подключен к четвертому входу регистра дан 25 ных, ко вторым входам регистра адреса и регистра состояний и к третьемувходу блока шифрации команд, о тл и ч а ю ш е е с я тем, что, с цельюповышения быстродействия. устройства, ЗО в него введены блок управления обменом, шифратор состояний, соединенныйвыходом с первым входом блока формирования адреса запроса связи, второй,третий и четвертый входы которого со единены соответственно с группой информационных входов устройства, вторым выходом блока синхронизации ивыходом блока дешифрации адреса, информационные входы шифратора состо О яний соединены со вторыми входом ивыходом регистра данных, а управляющий вход подключен ко второму выходу блока синхронизации и первому вхсьду блока управления обменом, первыйвыход которого соединен с пятым входом блока синхронизации, выход блокаформирования адреса запроса связи соединен с апресным выходом устройства,два выхода вызова и вход ответа кото 5 ф рого соответственно подключены ковторому и третьему выхопам и второму входу блока управления обменом,Ислчники информации, принятые во внимание при экспертизе1.Эата таЬ оп Л 976, И В,рр В 7-92.2. Руководство о подсистеме ИЛС 11 Мэйнард, Массачусетс, СШЛ, март 1972, 648974648974 жюррстУо урао/ Ю(Ф югфк) Ю(м Составитель В. Иертлибактор Е. Гончар Техред Ю. Ниймет Корр Ц. Менииченк 5 8/4,одписноемнтета ССС ого койио рытийя наб.,/5 аушс РВ 2 Тираж 779 И 1 П 1 ПИ Государственн по делам изобретен 113035, Москва, Ж, лиан П 11 П Патент, г, ужгород, ул. Проектная, 4