Устройство для передачи телеметрической информации

р 52484 Сотое сооетскитс Социалистических ресщбликЕЛЬ СТВ К АВТОРСКОМУ 1) Дополнительное к авт. свид-ву2) Заявлено 04.04.74 (21) 2012536/18с присоединением заявки23) Приоритет 51) М. Кл. б 08 С 19/28 Госуаарственныи комитет Совета Министров СССРоо аелам изобретений 53) УДК 621.398(088.8) 76. Бюллетень1 пуоликовано тнрытий Дата опубликования описания 02.07.7(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИИзобретение относится к устройству, предназначенному для приема информации, поступающей от телеметрических датчиков, и вывода полученной информации в канал связи и используемому на передающем конце ка нала связи в цифровой телеметрии.Известно устройство для передачи телеметрической информации, содержащее коммутатор, первый вход которого соединен с выходом адресного регистра коммутатора, через 10 первый элемент И - с первым входом адресного регистра программатора, через второй элементИ с первым входом буферного запоминающего блока. Второй вход коммутатора подключен к выходу первого генерато ра импульсов, выход второго генератора импульсов через распределитель - к соответствующим входам программатора, выход программатора через третий элемент И - к первому входу операционного блока и через чет вертый элемент И - к входу адресного регистра коммутатора, Выход адресного регистра программатора подключен к входу программатора, выход пятого элемента И через последовательно соединенные адресный ре гистр оперативного запоминающего блока и оперативный запоминающий блок - к первому входу шестого элемента И и через решающий блок - к выходу коммутатора, соединенному с первым входом седьмого элемента З 0 2И и через восьмой элемент И со вторым входом буферного запоминающего блока, Первый выход операционного блока соединен с первым входом девятого элемента И, выход которого объединен с выходом седьмого элемента И и подключен к второму входу оперативного запоминающего блока, второй выход операционного блока - с первым входом десятого элемента И, второй вход которого ооъединен с первыми входами пятого и одиннадцатого элементов И. Выходы десятого и одиннадцатого элементов И подключены к соответствующим входам адресного регистра программатора, выход шестого элемента И соединен с вторым входом операционного блока. Соответствующие выходы программатора подключены к пятому входу адресного регистра программатора, к вторым входам первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого, девятого и одиннадцатого элементов И, к третьим входам десятого элемента И и оперативного запоминающего Олока.Недостатком этого устройства являются большие затраты оборудования за счет времени в устройстве и хранения числа, идентифицирующего результат этого счета и выводимого в канал связи в моменты выдачи информации. Так, при дискретности счета времени по рядка 0,01 сек, и длительности непрерывнойработы устройства свыше 2 час разрядностьсчетчика времени должна быть не менее 20.Таково же должно быть количество вентилей,связывающих счетчик времени с каждым издругих блоков устройства, а также разрядности оперативного и буферного запоминающихблоков.Кроме того, такое устройство имеет ограниченное быстродействие из-за необходимостианализа всего содержимого счетчика временипри выполнении операций, связанных с привязкой ко времени, а также в нем затруднена организация режимов работы с привязкойк значению отдельных групп разрядов счетчика времени.Цель изобретения - упрощение устройства,расширение его функциональных возможностей, повышение быстродействия,Для этого в устройство введены индикаторпереполнения и элементы И, причем третийвыход операционного блока через индикаторпереполнения подключен к первым входамдвенадцатого и тринадцатого элементов И,выходы которых соединены соответственно стретьим входом операционного блока и с четвертым входом адресного регистра программатора, второй вход тринадцатого элемента И- к первым входам четвертого и пятого элементов И, вход решающего блока через четырнадцатый элемент И - к третьему входубуферного запоминающего блока, а соответствующие выходы программатора соединены свторыми входами двенадцатого и четырнадцатого и с третьим входом тринадцатого элемента И.Этим достигается возможность переносафункции счета времени в оперативный запоминающий блок с одновременной развязкой разрядности оперативного и буферного запоминающих блоков от максимальной требуемойразрядности числа, идентифицирующего значение времени работы устройства в единицахотсчета, равных периоду задающего генератора счетчика времени. Разрядность оперативного и буферного запоминающих блоков может быть ограничена величиной, требуемойдля безыскаженного воспроизведения адресови значений выборок, выводимых в канал связи, что на практике обычно не превышает6 - 8.Кроме того, обеспечивается возможность сокращения времени на анализ содержимогосчетчика времени, за счет отказа от анализагрупп разрядов числа, идентифицирующихзначение времени работы устройства и неизменивших своего состояния по сравнению смоментом предыдущего анализа, а также возможность привязки времени выполнения различных операций к конкретным значениям отдельных групп разрядов числа, идентифицирующего значение времени работы устройства.На фиг. 1 приведена схема устройства; нафиг. 2 - схема размещения числа, идентифицирующего значения текущего времени вячейке оперативного запоминающего блока устройства; на фиг. 3 - структура построенияпрограммы работы предложенного устройства,Устройство содержит (фиг. 1), генераторы1 и 2 импульсов, распределитель 3 тактовыхимпульсов, программатор 4, адресный регистр5 программатора, коммутатор 6 входных каналов, адресный регистр 7 коммутатора, реша 1 ощий блок 8, оперативный запоминающийблок 9, адресный регистр 10 оперативного запоминающего блока, операционный блок 11 синдикатором 12 переполнения разрядной сетки, буферный запоминающий блок 13 и элементы И 14 - 27,Выход генератора 1 импульсов подключен кодному из входов коммутатора 6, выход генератора 2 импульсов через распределитель 3тактовых импульсов - к программатору 4, числовой выход которого через элементы И 25,16, 18, 14, 19 и 26 подсоединен соответственнок адресному регистру 7 коммутатора, одномуиз входов операционного блока 11, адресномурегистру 5 программатора и адресному регистру 10 оперативного запоминающего блока, Командные выходы программатора 4 подключены к управляющим входам элементов И 14 -27, а также к управляющим входам оперативного запоминающего блока 9, операционногоблока 11 и к счетному входу адресного регистра 5 програ 1 мматора (эти связи обозначены нафиг. 1 буквой К).Выход коммутатора 6 соединен с одним извходов решающего блока 8, а также черезэлемент И 21 и 24 - с числовым входом оперативного запоминающего блока 9 и буферного запоминающего блока 13, другой вход решающего блока 8 - с выходом оперативногозапоминающего блока 9, а выход через элемент И 15 - с адресным регистром 5 программатора,Выход оперативного запоминающего блока9 подключен также через элемент И 17 кодному из числовых входов операционногоблока 11, а через элемент И 23 - к входубуферного запоминающего блока 13, числовойвыход операционного блока 11 через элементИ 20 - к числовому входу оперативного запоминающего блока 9. Управляющий выход28 операционного блока через элемент И 19подсоединен к адресному регистру 5 програм 50матора, выход 29 - к индикатору 12 переполнения разрядной сетки, инверсный выход индикатора 12 через элемент И .18 в к адресному регистру 5 программатора и через элемент И 27 - к одному из входов операционного блока 11.Выход адресного регистра 7 коммутаторачерез элемент И 22 подключен к одному извходов буферного, запоминающего блока 13.Программатор представляет собой постоян 60 ное запоминающее устройство резистивного,диодного, трансформаторного или любого другого известного типа с автономными устройствами управления и дешифрования команд.Генератор 1 импульсов обеспечивает на сво 65 ем выходе наличие сигналов типа меандр спериодом смены уровней, равным требуемой дискретности отсчета текущего времени в устройстве. Если этот период больше периода следования тактовых импульсов на выходе генератора и кратен ему, генератор 1 может быть выполнен в виде делителя частоты, подключенного к выходу генератора 2.Решающий блок 8 выдает управляющий сигнал на своем выходе в случае, если числа на его входах не сравниваются между собой по некоторому заданному критерию,Оперативный запоминающий блок 9 имеет адресную структуру и может быть выполнен по любому известному принципу.Операционный блок 11 используется для операций суммирования и сравнения по равенству двух чисел, поданных на его входы через элементы И 16 и 17. Переключение режима работы блока (суммирование или сравнение) осуществляется подачей командного сигнала с выхода программатора. Включение управляющего выхода 28 блока проводится только в режиме сравнения (сигнал на этом выходе появляется в случае неравенства сравниваемых чисел), включение управляющего выхода 29 блока - только в режиме суммирования (сигнал на этом выходе образуется в случае переполнения разрядной сетки блока при сложении чисел, подаваемых на входы блока через элементы И 16, 17 и 27. При этом сигнал, подаваемый на вход операционного блока 11 через элемент И 27 с выхода индикатора 12, рассматривается как число, содержащее 1 только в младшем разряде. Разрядная сетка операционного блока 11 равна разрядной сетке оперативного запоминающего блока 9,Буферный запоминающий блок 13 служит для уплотнения информации, подаваемой на его вход, и вывода ее в канал связи равномерным потоком и может быть выполнен по любому из известных принципов, например в виде набора параллельно включенных регистров сдвига с автономной или синхронизируемой генератором 2 схемой управления сдвигом.Адресный регистр 5 программатора выполнен по схеме счетчика, содержимое которого увеличивается на единицу сигналом с командного выхода программатора 4, подаваемым на счетный вход регистра в каждом цикле обращения к программатору, что позволяет организовать в устройстве естественный порядок выполнения команд, записанных в программаторе.Несколько ячеек памяти оперативного запоминающего блока 9 с фиксированными адресами отведено для хранения числа Т, идентифицирующего величину текущего времени, Число Т разбито на равные группы разрядов, начиная с младшего, как это показано на примере, приведенном на фиг. 2 (здесь число Т имеет значность, равную 20, а разрядность каждой ячейки памяти равна 8). При этом10 ной передачи управления по адресу а;набор подпрограмм Вч каждая из которых содержит перечень операций, выполняемых устройством при обнаружении неизбыточной выборки по любому из входных каналов, опрашиваемых в процессе выполнения подпрограммы А. Начальный адрес каждой из подпрограмм В; равен адресу гг; соответствующего входного канала, каждая из подпрограмм В; заканчивается командой безусловной передачи управления по адресу а;подпрограмму С с начальным адресом с, равным адресу входного канала, к которому подключен выход генератора 1, включающую в себя перечень операций, выполняемых устройством при обнаружении неизбыточной выборки по этому входному каналу, и заканчивающуюся командой безусловной передачи управления по адресу,Таким образом, после выполнения любой из подпрограмм в процессе работы устройства осуществляется переход к подпрограмма А.В процессе выполнения подпрограмм А последовательно проводятся следующие операции:путем отпирания элемента И 25 передача с. числового выхода программатора 4 на адресный регистр 7 коммутатора адреса г; входного канала и передача полученной выборки на вход решающего блока 8;путем отпирания элемента И 26 передача с программатора 4 на адресный регистр 10 оперативного запоминающего блока адреса ячейки, в которой хранится значение предыдущей выборки, полученной по каналу пь включение оперативного запоминающего блока 9 на режим Считывание подачей на его управляющий вход соответствующего сигнала с командного выхода с программатора 4 и передача числа, записанного в данной ячейке, на вход решающего блока 8;выполнение решающим блоком 8 сравнения нового и старого значений выборок и подача на управляющий вход элемента И 15 разрешающего сигнала в том случае, если вновь поступившая выборка признана неизбыточной;передача адреса из адресного регистра 7 коммутатора через элемент И 15 в адресный регистр 5 программатора, если элемент И открыт (выборка признана неизбыточной), или переход к выполнению следующей команды подпрограммы А, если элемент И закрыт (выборка признана избыточной), В последнем случае осуществляется вывод на адресный ре 15 20 25 30 35 40 45 50 55 60 65 последняя ячейка может оказаться заполненной разрядами числа Т лишь частично.Структура программы работы устройства, записанной в программаторе 4, показана на фиг. 3. Программа содержит следующие подпрограммы:подпрограмму А циклического опроса входных каналов с анализом избыточности каждой выборки. Подпрограмма А имеет начальный адрес а и заканчивается командой безуслов 512484гистр 7 коммутатора адреса следующего входного канала и т. д,В случае обнаружения неизбыточной выборки в адресный регистр 5 программатора записывается адрес и; входного канала, по которому поступила неизбыточная выборка, равный адресу соответствующей подпрограммы ВгВ каждой из таких подпрограмм могут быть записаны следующие действия:запись в оперативный запоминающий блок 9 нового значения выборки, полученной по входному каналу а;, по адресу, установленному на адресном регистре 10 оперативного запоминающего блока, путем отпирания элемента И 21 и подачи сигнала, включающего режим записи, на управляющий вход оперативного запоминающего блока 9 с соответствующего командного выхода программатора 4;запись в буферной запоминающий блок 13 адреса входного канала, по которому получена неизбыточная выборка, с адресного регистра 7 коммутатора путем отпирания элемента И 22;запись в буферный запоминающий блок 13 значения неизбыточной выборки с выхода коммутатора 6 за счет отпирания элемента И 24;последовательная запись в буферный запоминающий блок 13 значения текущего времени из соответствующих ячеек оперативного запоминающего блока 9 путем последовательной подачи на адресный регистр 10 оперативного запоминающего блока из программатора 4 адресов этих ячеек, включения оперативного запоминающего блока на режим считывания и отпирания элемента И 23;последовательная подача с числового выхода программатора 4 адресов, входных каналов, по которым должен быть проведен дополнительно сбор информации, на адресный регистр 7 коммутатора путем отпирания элемента И 25 и запись полученных значений выборок с выхода коммутатора 6 в буферный запоминающий блок 13;задание времени проведения очередных измерений по любому из входных каналов прибавлением к числу Т, хранящемуся в оперативном запоминающем блоке 9 последовательно вводимому в операционный блок 11 через элемент И 17, числа, определяющего требуемую задержку выполнения этих измерений на отношение к моменту получения даиной неизбыточной выборки, выраженную в единицах отсчета текущего времени, вводимого в операционный блок 11 с числового выхода программатора 4 путем отпирания элемента И 16, с последующей записью результата суммирования через элемент И 20 в специально отведенные для этого ячейки оперативного запоминающего блока 9, адреса которых через элемент И 26 предварительно вводятся в адресный регистр 10 этого блока с числового выхода программатора,Прп этом представление чисел, определяющих задержку, в ячейках памяти программатора 4, а также результата суммирования вячейках памяти оперативного запоминающе.го блока 9, осуществляется таким же образом,что и числа Т. При выполнении операции суммирования в операционный блок 11 сначалавводится содержание ячеек памяти с первымимладшими) группами разрядов складывае 10 мых чисел и одновременно через элемент И27 значение сигнала с выхода индикатора 12.Результат сложения этих групп и одноразрядного числа, задаваемого индикатором 12, безучета переноса в следующий разряд помеща 15 ется в соответствующую ячейку оперативного запоминающего блока 9, а индикатор 12сигналом с выхода 29 операционного блока 11устанавливается в единичное или нулевое состояние в зависимости от наличия или отсут 20 ствия переноса в следующий разряд, после чего в операционный блок 11 вводится содержимое ячеек со следующими группами разрядови т. д,Наличие свободных старших разрядов25 в ячейках памяти с последними, старшимигруппами разрядов суммируемых чисел позволяет избежать необходимости введения специальной операции - установыи индикатора 12в нулевое состояние цо окончаниии процесса30 суммирования, поскольку ввиду очевидногоотсутствия переноса при суммировании старших групп разрядов он автоматически устанавливается в нулевое состояние и, таким образом, не влияет на правильность результата35 сложения первых (младших) групп разрядовпри суммировании следующей пары чисел.Каждая из программ В, заканчивается выполнением команды безусловной передачи управления по адресу а путем передачи значе 40 ния адреса а с числового выхода программатора 4 через элемент И 14 на адресный регистр 5 программатора,В процессе работы устройства происходитпериодическое изменение сигнала на входе45 коммутатора 6, к которому подключен выходгенератора 1, что воспринимается устройством как получение неизбыточной выборки поэтому каналу, В этом случае осуществляютсяпередача адреса д, с адресного регистра 750 коммутатора через элемент И 15 в адресный регистр 5 программатора и переходк выполнению подпрограммы С.Подпрограмма С состоит из блоков: Сь Съ5и )-фБлок Сь выполняемый в начале подпрограммы С, обеспечивает суммирование младшейгруппы разрядов числа Т, хранящегося в оперативном запоминающем блоке 9 с констанб 0 той 1, вводимой в операционный блок 11 счислового выхода программатора 4. Результат суммирования помещается в ту же ячейку оперативного запоминающего блока 9. Приналичии переноса в следующий разряд устаб 5 навливается в единичное состояние индикатор512484 10 10 15 программатора, через второй элемент И - с первым входом буферного запоминающего блока, второй вход коммутатора подключен к выходу первого генератора импульсов, выход второго генератора импульсов через распределитель соединен с соответствующими входами программатора, выход которого через третий элемент И подключен к первому входу операционнного блока и через четвертый элемент И - к входу адресного регистра коммутатора, выход адресного регистра программатора подключен к входу программатора, выход пятого элемента И подключен через последовательно соединенные адресный регистр оперативного запоминающего блока и оперативный запоминающего блок к первому входу шестого элемента И и через решающий блок подключен к выходу коммутатора, соединенному с первым входом седьмого элемента И и через восьмой элемент с вторым входом буферного запоминающего блока, первый выход операционного блока соединен с первым входом девятого элемента И, выход которого объединен с выходом седьмого элемента И и подключен к второму входу оперативного запоминающего блока, второй выход операционного блока соединен с первым входом десятого элемента И, второй вход которого объединен с первыми входами пятого и одиннадцатого элементов И, выходы десятого и одиннадцатого элементов И подключены к соответствующим входам адресного регистра программатора, выход шестого элемента соединен с вторым входом операци. онного блока, соответствующие выходы программатора подключены к пятому входу адресного программатора, к вторым входам первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого, девятого и одиннадцатого элементов И, к третьим входам десятого элемента И и оперативного запоминающего блока, о т л и ч а ю ще е с я тем, что, с целью повышения быстродействия устройства и расширения его функциональных возможностей, в него введены индикатор переполнения элементы И, причем третий выход операционного блока через индика 60 тор перепо,тнения подключен к первым вхо дам двенадцатого и тринадцатого элементов И, выходы которых подключены со 65 912, после чего с его выхода поступает запрещающий сигнал на элемент И 18, в результате чего следующая команда, содержащая условную передачу управления по адресу С не выполняется и происходит переход к блоку С,.В блоке Сг суммируется вторая группа разрядов числа Т с константой 1 и т. д. В блоке С осуществляются суммирование последней (старшей) группы разрядов числа Т с константой 1 и по окончании его - переход к блоку С.Таким образом, число Т увеличивается на 1, т. е. выполняется счет времени в устройстве. При этом, если в каком-либо из блоков С; переноса в следующий разряд не возникает, на выходе индикатора 12 появляется разрешающий сигнал, поступающий на элементе И 18, и выполняется помещенная,в конце каждого блока С; команда условной передачи управления по адресу С; . При этом количество блоков С; выполняемых при суммировании числа Т с 1, ограничивается только теми, где действительно происходит изменение соответствующей группы разрядов числа Т.В блоке С; выполняются следующие действия:последовательное сравнение чисел, идентифицирующих время выполнения измерений по различным входным каналам, записанных в определенных ячейках оперативного запоминающего блока 9, с числом Т путем задания адресов соответствующих ячеек в адресный регистр 10 оперативного запоминающего блока, ввода содержимого этих ячеек в операционный блок 11 и задания режима сравнения в операционный блок 11 сигналом с командного выхода программатора 4;в случае, если сравниваемые числа равны (на управляющем выходе 28 операционного блока 11 запрещающий сигнал, элемент И 19 закрыт), продолжается выполнение программы в естественном порядке. Описанным путем проводятся измерения по тем каналам, для которых определена необходимость выполнения измерений, с записью значений адресов этих каналов и получаемых выборок в буферный запоминающий блок 13;если сравниваемые числа неравны (на уп. р авляющем выходе 28 опер ационного блока 11 разрешающий сигнал и элемент И 19 открыт), осуществляются передача адреса с числового выхода программатора 4 через элемент И 19 в адресный регистр 5 программатора и переход к другой части программы (например, к сравнению другой установки, записанной соответственно в другой ячейке оперативного запоминающего блока 9, с числом Т).В каждом из блоков С за исключением блока С, сравниваются только старшие группы разрядов установки и число Т, начиная с 20 25 Зо 35 40 45 50 группы, к которой прибавлялась константа 1 в соответствующем блоке С,., Это позволяет сократить время, требуемое для выполнения сравнения и поиска момента измерения, а также осуществлять при необходимости как точное, так и грубое задание уставки. Формула изобретения Устройство для передачи телеметрической информации, содержащее коммутатор, первый вход которого соединен с,выходом адресного регистра коммутатора, через первый элемент И - с первым входом адресного регистра512484 11 ответственно к третьему входу операционного блока и к четвертому входу адресного регистра программатора, второй вход тринадцатого элемента И подключен к первым входам четвертого и пятого элементов И, вход решающего блока через четырнадцатый эле. 12мент И подключен к третьему входу буферного запоминающего блока, а соответствующие выходы программатора соединены с вторыми входами двенадцатого и четырнадцато го и с третьим входом тринадцатого элементаИ,% Ф ) Фь ь % каз 2075/15 Изд.1346 ЦНИИПИ Государственного по делам пзоб 113035, Москва, Ж Тираж 830омитета Совета Министров ССетений и открытий5, Раушская наб., д, 4/5