Устройство для передачи информации

(56) Авторское свидетельство СССРМ 1247917, кл. 6 08 С 19/28, 1975.(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ(57) Устройство содержит синхрониз 1блок опроса 2, кодеры адреса, инфои времени 3, 4 и 5, блок передачи 6,7; дешифратор 8, коммутаторы 9 и 2мент задержки 10 и триггер 12, С целью повышения достоверности информации в него дополнительно введены преобразователь кода 13, компаратор 14, элемент И 15, элемент ИЛИ 16, счетчик 17, блок памяти 18, формирователь 19 и элементы задержки 20 и 21. Поставленная цель достигается путем исключения возможности переполнения буферной памяти блока передачи за счет избирательного ограничения интенсивности поступающих в блок передачи существенных отсчетов по отдельным входам в зависимости от загрузки блока передачи. Изобретение относится к системам передачи со сжатием данных. 3 ил.1785022 3Изобретение относится к системам передачи электрических сигналов и можетбыть использовано в адаптивнцх системахсо сжатием данных,Известно устройство для передачи информации. содержащее блок сокращенияизбыточности, кодеры адреса, информациии времени, синхронизатор, буферное запоминающее устройство, причем выход кодера времени соединен с управляющимвходом блока сокращения избыточности,Недостатками устройства являются пониженное быстродействие ввиду необходимости передачи принудительных отсчетов вхолостых кадрах, а также низкая надежность, связанная с возможностью переполнения буферной р памяти.ИзвестнЬ также устройство для передачи информации, содержащее блок сокращения йзбытьчности, кодеры адреса,информации и времени, синхронизатор,формирователь сообщения.Его недостатками являются низкое быстродействие, связанное с необходимостьюпередачи избыточного кода времени, а также низкая надежность ввиду возможноСтипереполнения буферной памяти формирователя сообщения.Наиболее близким по технической сущ: ности является устройство для передачи информации, содержащее синхронизатор,блок опроса, кодеры адреса, информации ивремени, последовательно Соединенныесчетчик и дешифратор, а также два коммутатора, элемент задержки и триггер, причемпервый выход синхронизатора соединен спервыми входами указанных кодеров и блока опроса, первый выход которого соединенсо вторымйвходами указанных кодеров, выходы которых подключены к соответствующим входам блока передачи; второй входсинхронизатора соединен со входами блока. передачи, кодера времени, счетчика и пер вого коммутатора; второй выход второго.коммутатора соединен с третьим входомблока опроса, а второй выход кодера времени - с информационным входом второгокоммутатора, первый выход которого черезэлемент задержки подключен к управляющему входу первого коммутатора, а управляющий вход - к выходу дешифратора.В указанном устройстве блок опросациклически опрашивает информационныевходы устройства и при возникновении наодном из них существенного отсчета вырабатывает сигнал, по которому формируютсяи заносятся в блок передачи, содержащийбуферное запоминающее устройство, кодыинформации и адреса существенного отсчета. Кодер времени формирует при выявлении первого существенного отсчета в каждом цикле опроса (кадре) единичный сигнал,образующий временной разряд кодовойгруппы данного существенного отсчета, ко 5 торая запоминается в блоке передачи навремя ожидания своей очереди на считывание в телеметрический тракт.В остальных существенных отсчетахданного цикла опроса во временной разряд10 заносится нулевой сигнал,Если в очередном кадре существенногоотсчета не выявлено (" холостой кадр"), аблок передачи полностью разгружен, чтовыявляется по нулевому содержанию счет 15 чика, признак холостого кадра, формируе-мый кодером времени, через второйкоммутатор подается на блок опроса, вызывая принудительный существенный отсчет,Если же в очередном "холостом" кадре20 блок передачи частично или полностью загружен, принудительный существенный отсчет не формируется, а на выходе триггераформируется признак пропуска существенного отсчета, которцй выводится в виде до 25 полнительного разряда на выходустройства.Дополнительный и временной разрядыв совокупности позволяют осуществить временную привязку передаваемых сообщений30 при одновременном сокращении числа неинформативных принудительных отсчетов.Недостатком известного устройства является пониженная информационная надежность, что связано с воэможностью35 переполнения буферной памяти блока передачи. Такое переполнение возможно причрезмерной активности одного или йескольких информационных входов вследствие неисправности или воздействия помех.40 . В этом случае йропускная способностьпередающего канала. согласованная с потоком входной информации для условий нормального функционированияинформационных входов, оказывается не 45 достаточной, следствием чего является ростзагрузки, а затем и.переполнение буфернойпамяти блока передачи, ведущее к потереполезной информации и временной привязки передаваемых сообщений,50 Целью изобретения является повышение информационной надежности устройства путем исключения возможностипереполнения блока передачи за счет регулируемого ограничения активности инфор 55 мационных входов,С этой целью в устройство, содержащеесинхронизатор, первый выход которого соединен с первыми входами кодера адреса,кодера информации и кодера времени, выходы которых подключены соответственно кпервому, второму и третьему входам блока передачи, блок опроса, первый и второй входы которого соединены соответственно с первым выходом синхронизатора и информационным входом устройства, а пер вый и второй выходы - соответственно со вторым и третьим входами кодера информации, а также последовательно соединенные первый счетчик, дешифратор, первый коммутатор, первый элемент задержки, второй 10 коммутатор, первый и второй выходы которого соединены с одноименными входами триггера, причем второй выход синхрониза; тора соединен с четвертым .входом блока передачи, управляющим входом второго 15 коммутатора. реверсным входом счетчика и вторым входом кодера времени, второй выход кодера зремени подключен к информационному.входу первого коммутатора, второй выход которото соединен с третьим 20 входом блокаопроса, счетный вход счетчи; ка соединен с пятым входом блока передачи и третьим входом кодера времени, а выходы блока передачи и триггера являются соответственно первым и вторым выходами устройства, введены последовательносоединенные преобразователь кода и компаратор, последовательно соединенные элементы И и ИЛИ, второй элемент задержки, второй счетчик и блок памяти, а.также 30 . третий элемент задержки и формирователь, причем второй вход и выход компвратора соединены соответственно с выходом вто-. рого счетчика и первым восходом элемента И, второй вход которого соединен с первым 35 выходом блока опроса, первый вход и выход формирователя соединены соответственно с выходом переполнения и входом обнуления второго счетчика, информационный вход которого подключен к выходу блока памяти, второй выход синхронизатора соединен со вторыми входами элемента ИЛИ и формирователя, первый входсинхронизатора.соединен с установочным входом второго счетчика и входом третьего элемента задержки, выход которого подключен ксинхровходу блока памяти, адресный входблока памяти саединен с выходом кодера адреса, а выход элемента И подключен к пятому выходу блока передачи,1Сущность изобретения заключается в регулируемом ограничении числа й существенных отсчетов, заносимых в блок передачиот отдельных информационных входов в течение фиксиюванного интервала времени Т, причем порог ограничения йп является переменным и формируется преобразователем кода в зависимости от загрузки блока передачи Благодаря этому при чрезмерной активности одного или нескольких информационных входов и возрастании в связи с этимзагрузки блока передачи, порог й снижается, что приводит к ограниченйю интенсивности поступления в буФерную памятьсущественных отсчетов от указанйых входов и, как следствие, к прекращению ростазагрузки блока передачи,В то же время для нормально функционирующих входов число существенных отсчетов в интервале Т не достигает порогайп, благодаря чему они передаются в блокпередачи без ограничения.Анализ существенных отличительных при знаков заявляемого устройства показывает:Признак 1 - между первым" выходомблока опроса и пятым входом блока передачи введен элемент И, второй вход которогосоединен с выходом компаратора кодов,связанного входами с выходами преобразователя кода и второго счетчика.Этот признак является новым по отношению.как к.прототипу, так и к известныманалогам и позволяет, ограничивать интенсивность существенных отсчетов, поступающих в блок передачи от чрезмерноактивных информационных входов.Признак 2 - между вторым выходомпервого счетчика и первым входом компаратора кодов введен преобразователь кода.Этот признак также является новым по отношейию к прототипу кизвестным аналогами позволяет обеспечить требуемый законограничения интенсивности существенныхотсчетов в зависимости от загрузки блокапередачи,Признак 3 - введен второй счетчик, соединенный информационным входом и выходом - соответственно с выходом иинформационным входом блока памяти,счетным входом - через элемент ИЛИ с выходом элемента И и вторым входом синхронизатора, а входом обнуления - с выходомформирователя.Этот признак также является новым поотношению к прототипу и неизвестным вданной совокупности признаков с получением аналогичного результата - определе-.ния числа существенных отсчетов Ц поотдельным информационным входам в интервале Т, что необходимо для избирательного ограничения активности входов.Признак 4- введен блок памяти, соединенный адресным входом с выходом кодераадреса, информационным входом и выходом - с выходом и информационным входомвторого счетчика, а синхровходом - черезтретий элемент задержки - с выходом синхронизатора.ИЛИ, и второго и третьего элементов задержки с соответствующими связями - необходимы для обеспечения работоспособности 30 затора 1, блока 2 опроса, кодера 3 адреса 40 50 Этот признак также является новым и обеспечивает хранение кодов М в интервалах между опросами соответствующих входов, вывод их во второй счетчик и последующий обратный ввод после модификации, что необходимо для получения числа существенйых отсчетов,Признак 5 - введен формирователь между выходом переполнения и входом обнуления второго счетчика, связанный также с выходом синхронизатора. Этот признак также является новым по отношению к прототипу и обеспечивает периодическое обнуление блока памяти, что необходимо для исключения возможности блокирования существенных отсчетов, поступающих от входов с нормальной активностью,Признак 6 - введен компаратор, соединенный входами с выходами преобразователя кода и второго счетчика. Этот признак -новый по отношению к прототипу - необходим для формирования сигнала разрешения записи существенных отсчетов в блок памяти.Признаки 7, 8, 9 - введение элемента устройства.В совокупности перечисленные признаки обеспечивают новое качество - повышение надежности устройства путем исключения возможности перегрузки блока передачи посредством регулируемого ограничения активности информационных входов,На фиг, 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - временная диаграмма; на фиг. 3 -пример выполнения формирователя,Устройство(фиг. 1) состоит из синхроникодера 4 информации, кодера 5 времени, блока 6 передачи, первого счетчика 7, дешифратора 8, первого коммутатора 9, первого элемента 10 задержки, второго коммутатора 11, триггер 12, преобразователя 13 кода, компаратора 14, элемента И 15, элемента ИЛИ 16, второго счетчика 17, блока 18 памяти, формирователя 19, второго и третьего элементов 20 и 21 задержки, информационного входа 22, первого и второговыходов 23 и 24 устройства.". На фиг. 1 и 2 обозначены дополнительно первый и второй выходы 25 и 26 синхронизатора 1, выход 27 элемента задержки 20, первый выход 28 блока 2, выход.29 компаратора 14, информационный выход 30 и выход 31 переполнения счетчика 17, выход 32 формирователя 19. На фиг. 3 обозначены элемент НЕ 33 и триггер 34,10 15 20 Синхронизатор 1 предназначен для формирования на своем первом выходе 25 тактовых импульсов частоты 1 О и на втором выходе 26 - маркернцх (кадровых) импульсов частоты тм - то/м, где М - число тактов в цикле опроса,Блок 2 опроса предназначен для циклического опроса информационных входов 22 и выделения существенных отсчетов с формированием признака существенного отсчета, управляющего занесением информации в блок 6 передачи.Кодеры 3, 4, 5 предназначены для формирования кодов адреса, информации и временной привязки, образующих кодовую группу соответствующего существенного отсчета, заносимую в буферную память блока 6 передачи. Блок 6 передачи предназначен для оперативного хранения кодовых групп существенных отсчетов и вывода этих групп в телеметрический тракт с частотой Ь в порядке их поступления.:Счетчик 7 предназначен для определения кода С загрузки буферной памяти блока 6 передачи, дешифратор 8 - для индикации разгрузки блока 6, коммутаторы 9 и 11- для формирования сигналов управления принудительными отсчетами и состоянием.триггера 12, выход которого образует дополнительный разряд сообщения, необходимый для восстановления временного положения существенного отсчета,Назначение вновь вводимых элементов: Преобразователь 13 предназначен для преобразования кода О загрузки буферной памяти блока 6 в код Мп порога активности входов и может быть выполнен, например, на БИС ПЗУ 556 РТ 5 или 541 РТ 2, Разрядность выхода ПЗУ равна разрядности второ-. го счетчика 17". Максимальное значение кода на входе ПЗУ йпвах йп(О =О) 21.При этом выбором записанной в ПЗУ функции Ип(О) достигается требуемый закон ограничения интенсивности существенных отсчетов в зависимости от загрузки блока 6 памяти. Второй счетчик 17 предназначен для формирования кода М текущей активности опрашиваемоговхода (кода числа записываемых с этого входа в данном интервале Т существенных отсчетов) и может быть выполнен, например, на ИМС К 555 ИЕ 7. Блок 18 памяти предназначен для хранения формируемых счетчиком 17 кодов й и может быть выполнен, например, на ИМС К 541 РУ 2 А. Адресный вход блока 18 соединен с выходом кодера адреса. Компаратор 14 предназначен для сравнения кода й опрашиваемого входа с кодом порога активности йп формирования по результатам этого сравнения сигнала управления занесениемв блок 6 передачи. Компаратор может быть вызывается принудительный существенный выполнен, например, на ИМС К 555 СП 1, . отсчет;Формирователь 19 предназначен. для При этом очередной маркерный имсоздания импульсов обнуления блока 18 па- пульс через второй коммутатор 11, на управ- мяти с длительностью Тм = - , следующих с 5 ляющий вход котоРого через коммутатор 9 иэлемент 10 подан уровень "0", устанавливапериодом Т - ЙцТм, где йц - 2" - емкость ет триггер 12 в состояние "0";второго счетчика, и может быть выполнен, При ненулевой загрузке блока 6 на вынапример, на основе ИМС К 555 ТР 2. ходе дешифратора 8 устанавливается уроЭлементы 15, 16, 20, 21 также могут 10 вень "О", и принудительный существенный быть реализованы на стандартных ИМС. отсчет в "холостом" кадре не формируется,Устройство работает следующим обра- . а триггер 12 очередным маркерным импульзом: .сом устанавливаетсявсостояние "1".Блок 2 циклически опрашивает инфор- Таким образом, в очередном кадре на мационныевходыустройстваивыделяетпо 15 выходе триггера, являющемся выходом 24 заданному алгоритму существенные отсче- устройства и образующем дополнительный ты, подлежащие выводу в телеметрический разряд сообщения, устанавливается уротракт. Цикл опроса (кадр) содержит М так- вень "1", если имел место "пропуск" принутов, в каждом из которых опрашивается дительногоотсчетавпредыдущемкадре. один из входов, составляющих в совокупно Сочетание разряда временной разметстиинформационныйвход 22 устройства; ки и дополнительного разряда"позволяетПри выявлении существенного отсчета осуществить временйфб привязку передана первом выходе 28 блока 2 формируется ваемой информации. При этом номер кадра сигнал; по которому кодеры 4 и 5 формиру- Кь соответствующий принятому с 1-м порядют кодовую группу, содержащую коды ин ковым номером сообщению, определяется формации и временной разметки. В поформулесовокупности с кодом адреса с выхода коде- К - Кь 1 + % (1 + Ь К),ра 3 они образуют кодовую группу данного где ф - значение временного разряда в отсчета, При наличии разрешающего сигна- указанном сообщении,ла на втором входе элемента И 15 эта кодо ЬК - число сообщений, принятых с вая группа записывается в буферную последовательными порядковыми номера- память блока 6 передачи(сигналом с перво- . ми, начиная с (Кь 1 + 2)-го, образующих него выхода 28 блока 2), где хранится до мо- прерывную последовательность единиц в мента вывода в телеметрический тракт дополнительном разряде,через выход 23 устройства. 35 Одновременно с подачей на дешифраПри этом на первом выходе кодера 5, тор 8 старшие разряды кода загрузки через формирующего временной разряд заноси- второй выход счетчика 7 поступают на вход мой кодовой группы, устанавливается "1" при . преобразователя 13, формирующего код поэанесении первого существенного отсчета в роговой активности Йл(О).каждом кадре и "0" - при занесении осталь Этот код поступает на первый вход комныхсущественных отсчетов данного кадра, паратора 14. На второй вход компаратораПри отсутствии в кадре существенных 14 подается код й текущей активности опотсчетов("холостой" кадр) в предпоследнем рашиваемогов данном такте входа, форми- (М)-м такте кадра на втором выходе кодера руемый включенными йо кольцевой схеме 5 формируется признак "холостого" кадра, 45 счетчиком 17 и блоком 18 памяти.Счетчик 7, на прямой и реверсный вхо- В начале каждого интервала определеды которого поступают сигналы с выхода ния активности входов Т все ячейки блока 18 элемента И 15 и второго выхода синхрониза- памяти обнулены. Затем в каждом кадре тора 1 соответственно, определяет разность синхронно с опросом входов устройства междучисломзаписываемыхсущественных 50 осуществляется последовательный вывод отсчетов и числом маркерных импульсов, содержимого Ц соответствующих ячеек характеризующую загрузку блока 6. блока 18 в счетчик 17 (при подаче тактовогоКод загрузки 0 с выхода счетчика 7 по- импульса на установочный вход этого счет- ступает на вход дешифратора 8, При нуле- чика), Затем при наличии признака существом содержании счетчика 7 на выходе 55 венного отсчета на выходе 28 блока 2 и дешифратора 8 образуется уровень "1", раз- разрешающего сигнала на выходе компарарешающий прохождение в (М)-м такте сиг- тора 14 формируется сигнал на счетном вхонала со второго выхода кодера 5 через де счетчика 17, по которому код Ц коммутатор 9 на третий вход блока 2, чем инкрементируется, послечего возвращаетсяв ту же ячейку блока 18 при подаче на его ления в блок 6 существенных отсчетов отсинхровход задержанного в элементе 21 этих входов и, как следствие, к прекращетактового импульса, В отсутствие раэреша- нию роста загрузки блока 6,ющего сйгнала или существенного отсчета В то же время существенные отсчеты откод й возвращается в блок 18 без измене нормально функционирующих входов перения, даются в блок 6 без ограничения.Таким образом, по завершении первого В качестве примера на рис. 2 показанакадра вячейкахблока 18,соответствующих временная диаграмма работы устройстваактивным в данной кадре входам, оказыва- при Мп -3 и йц 8 в случае "неисправного"ются записанными единицы, а в остальных 10 третьего входа, формирующего существен - нули. , ные отсчеты во всех кадрах, кроме третьего.В последующих кадрах описэйная про- Огрэничейие по третьему входу,наступаюцедура повторяется, в результате "чего в щее в пятом кадре, йе препятствует зап сячейках блока 18 формируются коды числа существенного отсчета по четвертому вхосущественных отсчетов, занесенных в. блок 15 ду.6 в текущем интервале Т по соответствую-Реализация устройства не представляетщим входам.им входам.существенных трудностей и требует не боВ начале каждого кадра маркерный им- лее 6-8 корпусов ИМС,пульс с выхода 25 синхронизатора 1 через . Положйтельный эффект обеспечиваеэлемент 16 поступает на счетный вход счет мый предлагаемым устройством, зэключачика 17 й йнкрементирует содержимое пер-, ется в обеспечении защиты буфернойвой (неинформативной) ячейки блока 18, памяти устройства от перегрузкипри чреэблагодаря чему через каждые Мц кадров при мерной активности отдельных информациопросе первого информационноговхода на" "онйых входов, например, вследствиевыходе перейолнения счетчика 17 возника неисправности, воздействия помех, сбоев вет сигнал, который запускает фоРмирова- каналах связи и т, д. При этом защита буфертель 19, вырабатывающий импульс с нойпамяти достигается присохранении чадлительностью, равной одномукадру,стоты опроса входов и апертуры блокаТаким образом, каждый ийтервал Т за- сокращения избыточности, что позволяетканчиваетсякадром; в котором счетчик 17 30 сохранить информативность устройства вобнулен и происходйт йоследовательная за- отношении нормально функционирующихпись нулевого кода во все ячейки блока 18. входов.,В последующих интервалах Т процеду-ра Формирования кодов И повторюется. Ф о р му л а и з о б р е т е н и яСигнал сравнения кодов И 1 и Йл с выхо Устройство для передачи информации,да 29 компаратора 14 подается на первый содержащее синхронизатор, первый выходвход элемента 15, При единичйойуровне на которого соединен с первыми входами кодевыходе 29 запись существеййого отсчета в ра адреса, кодера информации, кодера вреблок 6 разрешается, при нулевом - запре- мени и блока опроса, второй вход блокащается, На третий вход кодера 5 поступают 40 опроса является информационйцм входомтолько признаки разрешенных существен- устройстйа,"выходы кодера адреса, кодераных отсчетов, благодаря чему обеспечивает- информаЦйи и кодера времени подключеныся требуемое формирование аременйЬго и сООтветственно к йервому, втОрбму и третьдополнительногоразрядовсообщения, . ему входам блока передачи, первый и вто-,При малой загрузке блока передачи, со, рой выходы блока опроса соединеныответствующий нормальному функционирб- соответственно с вторым и третьим входамиванию информационных входов "значение кодера информацйи, второй выход синхропорога й максимально и равно 2"-1; т; е, ниэатора подключен квторомувходукодеравсегда выполняется условие ййп, йри времени,.четвертомувходублока передачи,которомвсе существенные отсчеты переда первомувходу первого счетчика и второмуются в блок 6. входу второго коммутатора, последовательПри наличии чрезмерной "активности но соединенные первый счетчик и дешифраодного или нескольких информационных тор, выход которого соединен с первымвходов, вызванной неиСправностью или входом первого коммутатора, первый выходвоздействием помех, загрузка блока 6 пере которого подключен через первый элементдачи монотонно возрастает, Чтойриводит к задержКИ Кйервому входу втОрОгО кОММутсйижениа порсга Йл до значений, при кото- тора, первый и второй выходы которого сорых для указанных входов начинает перио- единейй с сОответствующими входамидически выполняться условие Й ) М, что триггера; выход которого является первымведет к огране етк ограничениюинтенсивности поступ- выходом устройства, выход блока передачиктор Н,Бучо аз 4367 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 10 является вторым выходом устройства, второй выход кодера времени подключен к второму входу первого коммутатора, второй выход которого соединен с третьим входом блока опроса, второй вход первого счетчика объединен с третьим входом кодера времени, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности. ь него введены последовательно соединенные преобразователь кода и компаратор, элементы И и ИЛИ, второй элемент задержки, второй счетчик, блок памяти, третий элемент задержки и формирователь импульсов, выход компаратора соединен с первым входом элемента И, второй вход которого подключен к первому выходу блока опроса, выход элемента И соединен с первым входом элемента ИЛИ, с пятым входом блока передачи и вторым входом первого счетчика, второй вход элемента ИЛИ объединен с четвертым входом блока передачи, выход элемента ИЛИ через второй элемент задержки подключен к первому входу второго счетчика, 5 второй вход которого соединен с выходомформирователя импульсов, вход которого подключен к первому выходу второго счетчика, второй выход которого подключен ко второму входу компаратора и первому входу 10 блока памяти, третий вход втерого счетчикеобъединен с входом третьего элемента задержки и соединен с первым выходом син. хронизатораа, выход третьего эммМте задержки подключейк второму входу бака 15 памяти, третий вход которого соедииеи свыходом кодера адреса, выход блоке вюети подключен к четвертому входу втщюю счетчика, второй выход первого счетчика соединен с входом преобразователя кода,