Устройство для передачи и приема дискретных сигналов

)5 Н 041 2 ИЕ ИЗОБРЕТОМУ СВИДЕТЕЛЬСТВУ ИСАН К А следовательскийфир" льство СССР(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНЫХ СИГНАЛОВ(57) Изобретение относится к электросвязи и может быть использовано для передачи и приема дискретных сигналов по проводным и радиоканалам, Целью изобретения является повышение помехоустойчивости. Передающая сторона устройства передачи и приема дискретных сигналов содержит блок относительного перекодирования 1, Опорный генератор, передающий блок регистров, формирователь тактовых импульсов, формирователь цикловых итлпульсов, формирователь управляющих сигналов, генераторы несущих частот, блок ключей, фазовый манипулятор, коммутатор. Приемная сторона устройства для передачи и приема дискретных сигналов содержит фазовый детектор, блок частотных детекторов, квадратичный детектор, формирователь тактовых импульсов, фэзоврагцатель, частотный детектор, формирователь цикловых импульсов, интегратор 20, временной селектор 21,блок О-триггеров 22, блок задержки, сумматор О-триггеры, приемный блок регистров, Сущность предлагаемого технического решения заключается в следующем. На передающей стороне дискретный сигнал из посылок одинаковой длительности разделяют на нечетные и четные посылки и циклы, поочередно сравнивают знаки двух соседних нечетных и двух соседних четных посылок дискретного сигнала. При этом посылки передают от цикла к циклу на двух несущих частотах из шести возможных сочетании пар несущих, сформированных по определенному правилу. По результату сравнения посылок дискретного сигнала формируют фазоманипулированные посылки несущих частот передаваемого сигнала. На приемной стороне границы посылок и циклов дискретного сигнала определяются по фиксации моментов смены несущих частот, но с учетом возможных сочетаний шести пар несущих частот и появления "разменной" частоты. Знаки посылок дискретного сигнала определяются путем поочередного сравнения фаз двух соседних нечетных и четных фазоманипулированных посылок несущих частот, Восстановление искаженной посылки, обозначающей цикл, осуществляется с использованием сигналов тактовой частоты и цикла. В каждом цикле искаженная посылка восстанавливается на месте первой нечетной посылки всегда логическим "0", а на месте первой четной посылки всегда логической "1". 5 ил, 1758894Изобретение относится к электросвязии может быть использовано для передачи иприема дискретных сигналов по проводками радиоканалам.Целью изобретения является повышение помехоустойчивости.На фиг.1 и 2 представлены соответственно структурные электрические схема передающей и приемной сторон устройства. передачи и приема дискретных сигналов; на 10фиг.З - структурная электрическая схемапередающего блока регистров; на фиг,4 -структурная электрическая схема формирователя управляющих сигналов; на фиг,5 -структурная электрическая схема первого 15частотного детектора.Передающая сторона устройства передачи и приема дискретных сигналов содержит блок относительного перекодирования1, опорный гейератор 2, передающий блок 20регистров 3, формирователь 4 тактовых импульсов, формирователь 5 циклов импульсов, формирователь управляющихсигналов, генератора 7 - 9 несущих частот,олок ключей 10, фазовый манипулятор 11, 25коммутатор 12,Приемная сторонаустройствадля передачи и приема дискретных сигналов содержит фазовый детектор 13., первый блокчастотных детекторов 14, квадратичный 30детектор 15, формирователь 16 тактовыхимпульсов фазовращатель 17, второй частотный детектор 18, формирователь 19 цикловых импульсов, интегратор 20, временнойселектор 21, блок О-триггеров 22, блок задержки 23, сумматор 24, первый, второй итретий О-триггеры 25-27, приемный блокрегистров 28.Блок ключей 10 содержит ключи 29 - 34.Фазовый детектор 13 содержит перемножитель 35 и блок задержки 36,Квадратичный детектор 15 содержитсмеситель 37 и блок задержки 38,Временной селектор 21 содержит элемент НЕ 39, элемент И 40 и 41. 45Блок О-триггеров 22 содержит О-триггера 42 и 43,Передающий блок регистров 3 содержит регистра 44 и 45 сдвига, блок ключей 46,элемент И 47, 50Формирователь б управляющих сигналов содержит инвертор 48, элемента И 4956, О-триггеры 57-62.Первый частотный детектор 14 содержит блок 63 - 65 частотного детектирования, 55формирователи 66-68 коротких импульсов;сумматор 69, О-триггер 70,Блоки частотного детектирования 63 -65 содержат индуктивность 71, конденсатора 72-76, диода 77-79, резисторы 80 и 81. Устройство для передачи и приема дискретных сигналов работает следуюшим образом,На передающей стороне дискретный сигнал, подлежащий передаче, входной сигнал, в виде логических "0" и "1" поступает одновременно в формирователь 6 и передающий блок регистров 3, с выхода которого сигнал поступает на блок относительного перекодирования 1, осуществляющий перемножение поочередно двух соседних нечетных и двух соседних четных посылок дискретного сигнала (фиг,1). В фазовом манипуляторе 11 осуществляется манипуляция фаз несущих колебаний, поступающих с выхода коммутатора 12, На информационных входах коммутатора 12 формирование несущих частот осуществляется посредством ключей 29 - 34 и формирователя б, который представляет собой по существу управляемый шифратор (фиг.4),При этом выходной сигнал коммутатора будет состоять из отрезков чередующихся несущих частот: в первом цикле - частот 11 и 12, а во втором цикле - частот г 1 и тз, причем первый и второй циклы также чередуются,Передающий блок регистров 3 (фиг.З) работает следующим образом. Посылки входного сигнала, поступающие на вход регистра 44 в виде последовательного кода, преобразуются в параллельный код со сдвигом в и ра во.Управление блоком ключей 46 осуществляется посредством элемента И 47, на первый вход которого поступают посылки с выхода второго разряда регистра 44, а на второй вход элемента И 47 - цикловой синхросигнал с выхода формирователя 5. Цикловой синхросигнал является разрешающим, а первая нечетная посылка в каждом цикле является непосредственно управляющим сигналом для блока ключей 46.При выходном сигнале "0" элемента И 47. выходы 01 и 02 регистра 44 соответственно будут подключены к информационным входам Д 1 и Д 2 регистра 45, т.е. посылки проходят через регистры 44 и 45 без каких-либо изменений, что соответствует передаче во втором цикле несущей частоты на месте первой нечетной посылки, когда на выходе элемента И 47 появится "1", то выходы 01 и 02 регистра 44 соогветственно будут подключены соответственно к информационным входом Д 2 и Д 1 регистра 45 (перекрестное соединение цепей), т,е. первая нечетная и первая четная посылки поменяются местами, что соответствует передаче во втором цикле несущей частоты Гз, но уже нэ месте первой четной посылки.Входной фазоманипулироцанный сигнал,сформированный на передающей стороне,поступает на фазовый детектор 13, первыйблок частотных детекторов 14 и квадратичный детектор 15.В фазовом детекторе 13 посредствомблока задержки 36 на время, равное длительности двух посылок, создается опорноеколебание для работы перемножителя 35,т,е, осуществляется детектирование по методу "сравнение фаэ" (автокорреляционныйприем), с выхода которого информационныепосылки поступают на интегратор 20. Навыходе первого блока частотных детекторов14 (фиг.5) выделяется сигнал типа меандр счастотой манипуляции несущих частот,Блоки 63-65 идентичны по построениюи отличаются друг от друга лишь резонансной частотой настройки колебательных контуров.В первом цикле принимаемого сигналана выходе блока 63 выделяется сигнал типамеандр, на выходе блока 64 выделяетсятакже меандр, но инверсный, а на выходеблока 65 - постоянное напряжение. Сумматор 69 выделяет короткие импульсы, соответствующие границам посылок. Этикороткие импульсы поступают на С-вход Отриггера 70, работающий в счетном режиме,на выходе которого вновь формируется сигнал типа меандр с тактовой частотой, Передначалом сеанса связи О-триггер 70 устанавливается в ноль по В-входу, поэтому выделенная тактовая частота всегда начинаетсяс отрицательного полупериода (это будетважно привосстановлении искаженной посылки). Процесс выделения тактовых импульсов происходит аналогично и придругих сочетаниях пар несущих частот навходе первого блока частотных детекторов14, отличие заключается лишь в том, чтосигналы на выходах блоков 63 - 65 будет меняться местами.Далее с выхода первого блока частотных детекторов 14 сигнал тактовой частотыпоступает одновременно на вход фазовращателя 17 и формирователя 16, которыйформирует две последовательности коротких импульсов, сдвинутые относительнодруг друга на половину такта,В квадратном детекторе 15 посредством блока задержки 38 на время, равноедлительности двух посылок, создаетсяопорное колебание для работы смесителя37, На выходе смесителя 37 выделяетсяцикловой синхросигнал в виде раэностнойчастоты ЛЕ 1 = 1 2 = 12 11, либо ЛЕ 2 = 1- 1 э = 1 э - т 1, либо Л Езц - 1 з = 1 з - тг, Этаразностная частота поступает на вход второго блока частотных детекторов 18, например, фильтрового типа, на выходе которого в соответствии Л Е 1, Л Ег, Л Ез выделяется цикловой синхросигнал с переменным пе риодом, но постоянной длительностью, равной длительности положительного полупериода тактовой частоты.Цикловой синхросигнал с переменнымпериодом "прыгающий" цикловой синхро сигнал используется для восстановленияискаженного бита и преобразуется в сигнал с постоянным периодом и синхронный с информационными посылками, соответствующий переданному, Первая последо вательность тактовых импульсов, соответствующая границам посылок, с выхода формирователя 16 поступает на сбросовый вход интегратора 20 и осуществляет его сброс на границах посылок, С выхода интег ратора 20 детектированные посылки поступают на информационный вход второго триггера 26, который работает в режиме повторителя, тактируемый второй последовательностью импульсов с формирователя 16, 25 Тактовая частота типа меандр с выхода первого блока частотных детекторов 14 через фаэовращатель 17 поступает на вход элемента НЕ 39 и на первый вход элемента И 41, Фазовращатель 17 необходим для ком пенсации фазовых сдвигов, возникающие впервом блоке частотных детекторов 14, в квадратичном детекторе 15, и во втором блоке частотных детекторов 18, Одновременно цикловой синхросигнал с выхода по следнего с переменным периодомпоступает через формирователь 19 на элементы И 40 и 41, Формирователь 19 служит для увеличения крутизны фронтов циклового импульса, сохраняя его длительность.40 При этом на выходе элемента И 40 выделяются только цикловые импульсы, переданные на месте первой нечетной посылки, а на выходе элемента И 41 - только на месте первой четной посылки.45 Цикловые импульсы, прошедшие временную селекцию, с выхода элементов И 40 и 41 проходят соответственно через О-тригеры 42 и 43 на й-вход, Я-вход второго О- триггера 26, При этом цикловые импульсы с 50 выхода элемента И 40 устанавливают принудительно второй О-триггер 26 в состоянии "0" на время длительности одной посылки, а с выхода элемента И 41 - в состояние "1", т,е, осуществляется процесс 55 восстановления искаженной посылки. Далее дискретный сигнал с выхода второго О-триггера 26 поступает в приемный блок регистров 28, который идентичен по схеме передающему блоку регистров 3, Гри этом управление блоком ключей 46 осуществля 1758894Формула изобретения Устройство для передачи и приема дискретных сигналов; содержащее на передающей стороне последовательно соединенные генератор несущей частоты, блок ключей, коммутатор и фазовый манипулятор, а также опорный генератор, формирователь тактовых импульсов, блок относительного . перекодирования и другие генераторы несущих частот, выходы которых подсоединены к соответствующим информационным входам блока ключей, выходы формирователя тактовых импульсов и блока относительного перекодирования подсоединены соответственно к управляющему входу коммутатора и информационному входу фазового манипулятора, а выход опорного генератора подсоединен к входам генераторов несущих частот, причем выход фазового манипулятора является линейным выходом устройства, на приемной стороне - последовательно соединенные первый частотный детектор, формирователь тактовых импульсов и интегратор, последовательно соединенные квадратичный детектор, второй частотный детектор и формирователь цикловых импульсов, а также фазовьй детектор, вход которого подключен к входам первого частотного детектора . и квадратичного детектора, выход фазовогодетектора подсоединен к информационному входу интегратора, причем вход фазового детектора является линейным входом приемной части устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения помехоустойчивости, на передающей стороне ввеется цикловым синхроимпульсом непосредственно, соответствующим месту первой четной посылки, т.е, с выхода элемента И 41.Таким образом, на выходе приемного блока регистров 28 выделяются информационные посылки,Блок задержки 23 и сумматор 24 служба для преобразования цикловых импульсов с переменным периодом в импульсы с постоянным периодом, первый О-триггер 25:-для временной привязки этих импульсов с ин.формационными посылками на выходе приемного блока регистров 28. 10 15 20 25 30 35 40 45 50 дены последовательно соединенные формирователь цикловых импульсов и передающий блок регистров, а такке формирователь управляющих сигналов, при этом информационный вход. вход синхросигнала и выходы формирователя управляющих сигналов подключены соответственно к информационному входу передающего блока регистров, выходу формирователя цикловых импульсов и соответствующим управляющим входам блока ключей, вход формирователя цикловых импульсов подключен к входу формирователя тактовых импульсов, выход которого подсоединен к тактовым входам передающего блока регистоов и блока относительного перекодирования, информационный вход которого подключен к выходу передающего блока регистров, причем информационный вход передающего блока регистров является информационным входом устройства, на приемной стоооне введены последовательно соединенные фазовращатель, временной селектор, блок О-триггеров, блок задержки, сумматор и первый О-триггер, последовательно соединенные второй 0-триггер и приемный блок регистров, а также третий О-триггер, при этом выход интегратора подсоединен к информационному входу второго О-триггера, тактовый вход которого объединен с тактовыми входами блока О-триггеров и подключен к дополнительному выходу формирователя тактовых импульсов, выход которого подсоединен к тактовым входам приемного блока регистров, первого О-триггера и третьего Р-триггера, выход которого подсоединен к входу цикловых импульсов приемного блока регистров, первый выход блока Р-триггеров подсоединен к Я-входу второго О-триггера, 5-вход которого обьединен с информационным входом третьего 0-триггера и вторым входом сумматора и подключен к второму выходу блока О-триггеров, второй вход временного селектора подключен через фазовращатель к выходу первого частотного детектора, причем выходы приемного блока регистров и первого О-триггера являются соответственно информационным выходом и выходом цикловой синхронизации устройства, 17588941758894 Составитель В, ОрловТехред М.Моргентал М. Демчик орр дактор Н. Швыд Заказ 3013 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., 4/5 Производственно издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101