Устройство цикловой синхронизации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1221835 1.7/08, Н 04,/ 3/06 ГОСУДАРСТВЕ ННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР ОМИТЕТОТКРЫТИЯМ ПИСАНИЕ ИЗОБРЕТЕН Ошкур Рвт канцйс ВТОРСКОМУ СВИДЕТЕЛЬСТВ(21) 4626778/09 (22) 26.12,88 (46) 23.03,92. Бюл. М 11 (72) В.Н.Данилов, Д.В.Паниткин, В.Ц.Жапо и А.Н.Петрунин (53) 621.394,662(088.8) (56) Авторское свидетельство СССР М 512592, кл. Н 04 . 7/10, 1973.Авторское свидетельство СССР ЬЬ 563737, кл, Н 047/08, 1975.Авторское свидетельство СССР В 1104679, кл, Н 047/08, 1983. (54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРО НИЗАЦИИ(57) Изобретение относится передаче дискретной информации, Цель изобретения - упрощение устройства. Устройство содержит регистр сдвига 1, мультиплексор 2, блок сравнения 3, регистр 4 эталона, блок опроса каналов 5, блок управления 6, блок памяти 7 и счетчик 8, Устройство позволяет на одном и том же оборудовании производить обработку информации, поступающей от нескольких источников, организованных по принципу битового временного уплотнения, что приводит к достижению поставленной цели. 8 ил.Изобретение относится к области передачи дискретной информации, в частности к устройствам синхронизации по циклам и кадрам.Цель изобретения - расширение функциональных возможностей путем обработки многоканальных сигналов с временным побитным уплотнением, поступающих от нескольких источников.На фиг,1 представлена структурная схема устройства; на фиг,2 - структура организации блока памяти; на фиг.3 - "схема организации матрицы накопления информации; на фиг.4 - структурная схема регистра эталона; на фиг.5 - пример реализации мультиплексора и программа управления его работой; на фиг.6 - схема блока управления; на фиг.7 - временная диаграмма управляющихсигналов; на фиг.8 структурная схема блока опроса каналов,В таблице дана программа работы устройства,Устройство содержитрегистр 1 сдвига, мультиплексор 2, блок 3 сравнейия, регистр 4 эталона, блок 5 опроса каналов, блок 6 управления, блок 7 памяти и счетчик 8 бит.Мультиплексор 2 содержит битовые коммутаторы 9. Блок 6 управления содержит генератор 10, счетчик 11, дешифратор 12 и элемент И 13 Блок опроса каналов содержит триггеры 14 и 15, мультиплексоры 16 и 17, дешифратор 18 и формирователи 19 коротких импульсов,Устройство производит опрос группы каналов и поиск в каждом канале синхрокомбинации, распределенной в потоке информационных бит. Кля каждого канала синхрокомбинация может иметь свое значение и разрядность.Устройство работает следующим образом,Перед началом работы производится начальная установка всех блоков и элементов устройства. В блок 7 памяти, в область хранения эталона производится запись эталонных синхрокомбинаций и их длин для всех входных каналов в соответствии с их номером. Цепи установления начальных условий, синхронизации и занесения настроечных данных не показаны.Блок 5 опроса с помощью соответствующих тактовых импульсов производит побитую регистрацию входной информации на триггерах 15 независимо по каждому каналу,По номеру канала, поступающему из блока 6 управления, на выход блока 5 подается зарегистрированное значение информационного бита и сигнала "Запрос", который формируется по тактовому импуль 35 временного интервала. Под временным ин"тервалом подразумевается расстояние 50 55 5 10 15 20 25 30 су, сопровождающему информационйый" бит, Сигнал "Запрос" сообщает о том, что на входе устройства по данному каналу посту- пил очередной информационный бит ."Блок 6 управления на каждом цикле обработки информации одного канала формирует семь управляющих импульсов Т 1 Т 7 (фиг.2 и 8), В начале цикла обработки блок 6 . устанавливает адрес очередного канала. По управляющему импульсу Т 1, действующему на первом выходе блока 6, в регистр 4 заносятся значения эталонной синхрокомбинации опрашиваемого канала и ее длины, которые записаны в области храненйя эталона. блока 7 памяти. Длина регистра 4 составляет (Р + А) - бит, где Р - разрядность максимальной синхрокомбинации. а А - количество разрядов, в которые записывается, код линии синхрокомбинации.Одновременно в счетчик 8 записывает- ся номер обрабатываемого. временного интервала из соответствующей области блока 7 памяти.По управляющему импульсу Т 2 из области хранения входной. информации блока 7 памяти производится чтение информации, накопленной по данному каналу. Считанная информация заносится в регистр 1, разрядность которого равна Р, Старшие разряды адреса считываемой ячейки блока 7 задаются адресом канала, а младшие - счетчиком 8, Таким образом в момент Т 2 производится чтение входной информации, накопленной по данному каналу для соответствующего между синхробитами в информационной последовательности, Накопление информации вблоке 7 памяти осуществляется в виде матрицы,.длина строки которой определяется числом битв синхрокомбинации, а длина столбца - номером временного интервала, задаваемого счетчиком 8. Организация матрицы для поиска синхрокомбинации длиной Р бит и расстояния между синхробитами (временного интервала) 0 - бит иллюстрируется на фиг.4,По управляющему импульсу ТЗ при наличии сигнала "Запрос" от блока 5 производится сдвиг содержимого регистра 1 на один разряд и запись в него очередного входного бита из блока 5,Мультиплексор 2 подключает к входам блока 3 сравнения то количество разрядов регистра 1, которое было задано настроечным словом, записанным в младших разрядах регистра эталона 4, На вторую группу входов блока 3 со старших разрядов регистра 4 поступает эталонная синхрокомбинация.40 45 50 55 При обнаружении синхрокомбинацииблок 3 подает на выход устройства импульссравнения. Момент отбора результата поиска производится по сигналу "Отбор", формируемому по управляемому импульсу Т 4.Формирование импульса Т 4 производитсятолько при наличии разрешающего сигнала"Запрос" от блока 5. Принадлежность результата поиска определяется на выходе устройства по номеру канала, поступающегоот блока 6,Следующий управляющий импульс Т 5по адресу того же канала записывает в область хранения входной информации блока7 содержимое регистра 1.По управляющему импульсу Т 6 счетчик8 увеличивает свое содержимое на единицу.Это означает, что если на данном циклеобращения обрабатывался бит 1-го временного интервала, то при следующем обращении к этому каналу будетобрабатываться бит (1 +1)-го временного интервала.По импульсу Т 7 в область хранения значений временного интервала блока 7 производится запись содержимого счетчика 8.Таким образом в устройстве производится накопление входной и служебной информации данного канала.Затем блок 6 меняет номер канала ипрограмма работы устройства (фиг.2) йовторяется, но уже с данными нового канала.В случае отсутствия сигнала "Запрос"работа устройства по опрашиваемому каналу сводится лишь к проведению операцийчтения и записи, т.е. происходит функционирование устройства только по управляющим импульсам 1,2,5,7. Этимобеспечивается сохранение накопленныхданных,Чтобы избежать потерь поступающейвходной информации, время обработкивсех каналов, т.е. формирование программ(фиг.2) работы всех каналов, должно бытьменьше длительности информационногобита самого скоростного канала.Таким образом, в предлагаемом устройстве осуществляется многоканальная обработка сигналов с временным битовымуплотнением, причем входные информационные потоки могутбыть разноскоростными.На фиг.3 представлена структура организации блока 7 памяти. Весь объем памятиделится на следующие области: область хранения входной информации (содержимоерегистра 1), область хранения значений временного интервала (содержимое счетчика 8)и область хранения эталона (эталоннойсинхрокомбинации и ее длины, считывае 5 10 15 20 25 30 35 мые в регистр 4).Разделение этой информации производится соответствующей разрядностью, а разделение информации каналов задается соответствующей номеру канала адресацией. Область хранения эталона используется только в режиме чтения, остальные области блока памяти используются и в режиме записи под воздействием соответствующих управляющих импульсов, причем для простоты делают допущение, что блок памяти в отсутствии импульсов записи постоянно находится в режиме чтения.На фиг,4 иллюстрируется разделение информационного потока бит а на временные интервалы, а также построение матрицы накопления входной информации,Длина временного интервала в данном примере равна О, Каждому входному информационному биту с помощью счетчика 8 присваивается соответствующий номер от 1 до О, Так, если на данном этапе обработки принятому биту присвоен номер 1 (бит а 1), то при следующем обращении к данному каналу принимаемому биту будет присвоен номе 2 (а 2) и он будет помещен во вторую адресную ячейку и т;д.После того как устройство просмотрит весь временный интервал данного канала произойдет обнуление счетчика 8 и процесс повторится, Применение сдвигающего регистра 1 позволяет накапливать в блоке памяти всю поступающую информацию. Таким образом в матрице производится накопление информации, разложенной по принадлежности ее к позициям (номерам) временного интервала, т.е. в одной ячейкебудет находиться информация, принадлежащая позиции а, в другой адресной ячейке - информация позиции аг, и в соответствующей адресной ячейке - синхрокомбинация, которая обнаруживается в результате сравнения содержимого каждойадресной ячейки с эталоном.Пример реализации мультиплексора 2 представлен на фиг,ба, а на фиг.бб дана программа управления его работой для четырех разрядов. Под длиной на фиг,бб подразумевается количество информационных разрядов, пропускаемых мультиплексором 2 на блок 3 сравнения. Остальные разрядыбудут представлены логическими нулями.Блок 6 управления состоит из генератора 10, счетчика 11, дешифратора 12 и элемента И 13. Выход младших разрядовсчетчика 11 поступает на дешифратор 12, на выходах которого формируются управляющие импульсы, а выходы старших разрядовсчетчика 11 задают номер канала. Импульсуправления (Т 4) и сигнал "Запрос" с выхода блока 5 опроса каналов поступают на соот1721835 Номер управляющего имп льсаЧтение из блока 7 в регистр 4 и счетчик 8Чтение из блока 7 в регистр 1Сдвиг информации в регистре 1Отбор результата сравненияЗапись содержимого регистра 1 в блок 7Прибавление 1 к содержимому счетчика 8Запись соде жимого счетчика 8 в блок 7 Т 1 Т 2 ТЗ Т 4 Т 5 Т 6 Т 7 ветствующие входы элемента И 13, выход которого является четвертым выходом блока 6 и выходом сигнала отбора устройства.На фиг,9 представлена структурнаясхема блока 5 опроса каналов, Она состоит из тактовых триггеров 14, информационных триггеров 15, мультиплексоров 16 и 17, дешифратора 18 и формирователей 19 короткого импульса. По фронту сопровождающего тактового импульса (фиг.8 б) триггер 14 данного канала устанавливается в состояние лог."1"; Выход этого триггера по тактовому входу управляет триггером 15 того же канала, По фронту сигнала на С-входе триггер 15 воспринимает значение входного информационного бита. По адресу опрашиваемого канала мультиплексорами 16 и 17 производится коммутация выходов соответствующих триггеров на выходы блока 5. Наличие сигнала "Запрос" (в опрашиваемом канале взведен триггер 14 по поступившему тактовому импульсу) говорит о том, что по данному каналу в устройстве имеется информация, требующая обработки. Обнуление триггеров 14 и 15 каждого канала производится при переходе к следующему каналу сигналом с выхода дешифратора 18, укороченным соответствующим формирователем 19.При сравнении с известным предлагаемое устройство позволяет на одном и том же оборудовании производить обработку информации, поступающей от нескольких источников, организованных по принципу битового временного уплотнения, что приводит к уменьшению аппаратных затрат.Формул а из о 6 рете н ия Устройство цикловой синхронизации, содержащее последовательно соединенные регистр сдвига и блок памяти, последовательно соединенные регистр эталона и блок сравнения, а также мультиплексор, счетчик бит и блок управления, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем обработки многоканальных сигналов с временным побитным 5 уплотнением, поступающих от несколькихисточниковвведен блок опроса каналов, при этом информационный выход блока опроса каналов соединен с информационным входом регистра сдвига, управляющий вход 10 которого соединен с выходом сигнала запроса блока опроса каналов, с входомблока управления и с разрешающим входом счетчика бит, выходы которого соединены с адресными входами блока памяти, к входу 15 сигнала "Номер канала" которого и квходусигнала "Номер канала" блока опроса каналов подключен соответствующий выход блока управления, первый управляющий выход которого соединен с управляющими входа ми параллельной записи счетчика бит и регистра эталона, другие выходы которого соединены с управляющими входами мультиплексора, к входам которого подключены выходы регистра сдвига, а выходы мульти плексора соединены с другими входамиблока сравнения, выходы блока памяти соединены с входами параллельной информации регистра эталона, регистра сдвига и счетчика бит, к счетному входу которого под ключен соответствующий выход блока управления, другие выходы которого соединены соответственно с первым и вторым управляющими входами записи блока памяти и с управляющим входом параллель ной записи и с управляющим входом сдвигарегистра сдвига, йричем информационные входы и тактовые входы блока опроса каналов и выход блока сравнения являются соответственно информационными, тактовыми.40 входами и выходом устройства, выходами"Номер канала" и "Отбор информации" которого являются соответствующие выходы блока управления,Выполняемая операция3721835 /йоку Голока 7 От РГ да ЮлОКЯ Ф1721835 Ииб.ТО240 Омбос напр, иип.тХ Уюр,ию 7 5 Уар,ию.Я лрючютх и Заказ 965 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям113035, Москва, Ж, Раушская наб., 4/5 КНТ СС Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 Составитель В. МикуцкийРедактор В. Бугренкова Техред М,Моргентал Корректор Э, Лончаков