Устройство для управления инвертором с широтно-импульсной модуляцией

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 17 И 306 А 148 М 7/ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИЯ Ф(2 1) 3733433/63(ЩАвтерекее свидетельство СССР ФВ 95907., кл, Й 02 М 7/48, 1979, 54 Я:ТРОЙСТВО:ДЛЯ УПРАВЛИНИЯ ИН". ВЕРТОРОМ С ШИРОТНО-ИМПУЛЬСНОЙ МОДУЛЯЦИЕЙ1 Ъ 7) Изобретение относится к электротехнике, в частности к йреобраэоеательнОй тех нике, и: предназначено преимущественно .для управления инеерторами в сйстемвх электропитания и эяектропривода для преобразования постоякного напряжения в миогеФезное переменноенапряжение с амротно-импульсной модуляцией по зако- ну, беиэкому к сйнусоидальиому, Цель изо:бретения - расеирение функцйонельнцх возможностей засчетформирования сигнала, близкого к аинусоидальиому. Устройство для управления инвертором с аиротно-импульсной: модуляцией содержит многоразрядный делитель 1, подсоединенный последовательно к многофазному счетчику б. Выходы разрядов. 2, 3, 4 делителя 1-соединены с входами преобразователей 6. 7 кодов и дешиФратера 6. В,устройстве - два формирователя импульсое. Первый форвв- рователь линейно нарастающих импульсов состоит из двух логических преобразователей 9 и 10. Их выходы соединены с входами логического элемента ИЛИ 11, Второй формирователь линейно спадающих импульсов состоит из двух логических преобразователей 12 и 13, выходы которых соединены свходами элемента ИЛИ 14, Выходы элементов ИЛИ 11 и 14 соединены соответственно с входом логического блока 15. соединенного также с выходом счетчика 5. Входы фор-араб; = 3135,30 40 45 мирователей соединены с выходами преобразователей 6, 7 кодов и дешифраторв 8 и входом задания К, Выходы блока 15 связаны с управляющими входами силовых элементов, например транзисторов, инвертора 16. На выходных шинах инвертора 16 при любом изменении входной частоты формируИзобретение относится к электротехнике, в частности к преобразовательной технике, и предназначено преимущественно для управления. инверторами в системах электропитания и электропривода для преобразования постоянного напряжения в многофаэное переменное напряжение с широтно;-импульсной модуляцией по закону, рлизкому к синусоидальному,Цель изобретения - расширение функциональных возможностей за счет формирования сигнала, близкого к синусоидальному..На фиг. 1 приведена структурная схема устройства для управления инвертором; на Фиг. 2 - диаграммы пятифазных сигналов первого разряда А (а 1-аЯ многоразрядного делителя, эквивалентных им цифр обычного цифрового кода "0" - "9" и сигналов а, Р, у, Ж х, у, э; 1 на выходах преобразователя кодов, подключенного к выходным шинам этого разряда; нв Фиг. 3 - сигналы О (б-с 1 з) на выходах многофазного счетчика, дополнительного сигнала е и потенциалов Ъ, уЪ, рс средних тоиек стоек мостового инвертора, а также его выходных напряжений Уаь = Ъ фь, Оьс = Рь Рс 1 Оеа = с - уЪ, если бы управление силовыми ключами осуществлялось непосредственно трехфазными сигналами делителя О (Ф-бз); на фиг. 4 - пятифазные сигналы С (с 1-сз) третьего разряда многоразрядного делителя, выходные сигналы Р ("0" - "8") дешифратора.Функциональная схема устройства следующая,Вход внешней частоты 1 г соединен с входом многораэрядногоделителя 1, который состоит из трех последовательно соединенных разрядов 2-4, последовательно с делителем 1 соединен многофазный счетчик 5. Выходы разрядов 2-4 делителя 1 соединены с входами преобразователей 6 и 7 кодов и дешифратора 8. В устройстве имеется первый формирователь линей-.но нарастающих импульсов, который состоит из двух логических преобразователей 9 и 10, выходы которых соединены с ются регулируемые от внешнего цифрового сигнала напряжения по трапецеидальному закону широтно-импульсного модулирования. В каждой полуволне выходного напряжения содержатся импульсы одной полярности при полнойсимметрии этогонапряжения. 4.табл 4 ил,входами. логического элемента ИЛИ 11, и.второй Формирователь линейно спадающихимпульсов, который состоит из двух логических преобразователей 12 и 13, выходы ко 5 торых соединены с входами элемента ИЛИ14. Выходы элементов ИЛИ 11 и 14 соединены соответственно с входами логическогоблока 15, второй вход которого соединен свыходами счетчика 5.10, Входы формирователей. линейно нарастающих и линейно спадающих импульсовсоединены с выходами преобразователей 6и 7 кодов и дешифратора 8 и входом задания К. Выходы блока 15 связаны с управ 15 ляющими входами силовых элементов,например, транзисторов инвертора 16.Выполнение первого и второго разрядов 2и 3 делителя 1 осуществляется в пятифазном коде. Третий разряд 4 делителя 1 также20 выполняется по этим же принципам в многофазном коде: в пятифазном коде с основанием счисления Р = 9,Преобразователи 6, 7 кодов выполняются одинаковыми в соответствии со следую 25 щими логическими зависимостями (напримере преобразователя 6); а = "О" = а 1 а 5; х = "9" = а 4 а 5;Р= "О" ЧЧ "1" = ага 5; у = "9" Ч,Ч" 8"у= "0" Ч,Ч "2" = аза 5; е = "9"ЧЧ" 7"1= "О "ЧН "3", = а 4 а 5 л = "9" Ч,Ч" 6" где а 1 - выходные сигналы разрядов делителя 1.35, Блок 15 для трехфазного инвертора 16 выполняется по следующим логическим зависимостям, 1 -д С Чс дСт 2= дасоч Ас 1 "со С Ьз дзС Чдсу ЧсрСуй= 1 гЧ"Аз Чйсзу где С 1, Со - соответственно сигналы на выходах.Г 1 реобразователи узлов Формирования линейно изменяющихся импульсов имеет для каждого варианта выполнения устройства различное исполнение.Построение преобразователя 9 полностью определяется таблицей (таблица дляпервого логического преобразователя вформуле изобретения), где на пересечениизначений входа задания К строк и цифр Рстолбцов записаны логические зависимости, определяющие первое слагаемое сумм.Построение преобразователя 10 полностьюопределяется таблицей, заданной для второго логического преобразователя в формуле изобретения,Построение преобразователей 12 и 13полностью совпадает с рассмотренными, асигналы на входных шинах этих блоков определяются таблицами для третьего и четвертого логических преобразователей вформуле изобретения.Устройство для управления инверторомработает следующим образом.Делитель 1 непрерывно подсчитываетпоступающие импульсы входной частоты т 1,С приходом каждого импульса его цифровое значение увеличивается на единицу.При полном заполнении делителя 1 и возвращении в.исходное состояние на его выходе каждый раз формируется импульсчастоты 12. который изменяет состояниесчетчика 5. Последний проходит последовательно шесть устойчивых состояний, характеризующихся различными значениямивыходных трехфазных сигналов О (б 1-бз), эквивалентных цифрам обычного кода "0" -"5". При четных цифрах в блоке 15 форми руется сигнал е, а при нечетных е, Еслипри этом на выходы задания К не поданокакого-либо цифрового сигнала, то на выходе элементов ИЛИ 11 и 14 и соответственно на входных шинах (С 1, Со) блока 15также будет нулевой сигнал, При четных" состояниях счетчика 5 (е = 1) на выходныхшинах блока 15 будут выдаваться сигналы61=0, Ь 2=1, Из=О. При этом средниеточкистоекмостового инвертора 16 будут иметьположительный потенциал источника питания, а выходные напряжения инвертора16 значения нуля (Оаь = О, Оьс = О, Оса.= О).При нечетных состояниях счетчика 5.(е = 1)выходные сигналы блока 15 будут обрат. ными п 1- 1. Ь 2 - О, Ьз = 1 и, следовательно.средние точки стоек инвертора 16 будут соединены с отрицательным потенциалом напряжения источника питания Оп, что такжесоответствует нулевым значениям выходно-.го напряжения инвертора 16,В дальнейшем всякий раэ, когда будутотсутствовать сигналы на выходах элементов ИЛИ 11 и 14, выходные напряженияинвертара 16 будут равны нулю.При подаче на вход задания К устройст.ва цифрового сигнала, например Ко; кото рое соответствует минимальному значению выходных напряжений инвертора 16, на выходе элемента ИЛИ 11 будет формироваться за цикл переключения делителя 1 серия 5 линейно нарастающих импульсов. Эти импульсы будут располагаться в начале (конце) цикла переключения первых двух разрядов 2 и 3 делителя 1. С увеличением цифрового значения входа задания К будет пропорционально увеличиваться длительность этих импульсов. Аналогичным образом происходит формирование линейно спадающих импульсов на выходе элемента ИЛИ 14. При любых промежуточ ных значениях кода входа задания К между импульсом из линейно нарастающей серии и импульсом из линейно спадающей серии имеется пауза, в момент которой сигналы на выходах элементов ИЛИ 11 и 14 равны нулю, При максимальном значении кода на входе задания К эта пауза между указанными импульсами отсутствует,При соотношении сигналов счетчика 5 Ф " О, б 2 = О, бз - О, что соответствует 20 эквивалентной цифре "0" (фиг, 3), на выходных шинах инвертора 16 формируются на 25 пряжения на угловом отрезке от 0 до л/3. При этом, когда на входе блока 15 появляется сигнал Са, сигналы счетчика 5 полностью совпадают с выходными сигналами блока 15:Ь 1 = б 1 = О, п 2 = б 2 = О, пз = бз = О, и поэтому соотношения между напряжениями инвертора 16 будут полноЗО стью совпадать с фиг. 3 для эквивалентной35 цифры "О", а именно: Оаь =+Оп, Оьс = -Оп, Оса=0. Когда на выходе блока 15 появляется сигнал С, сигналы счетчика 5 передаются нв выходы блока 15 увеличенными на единицу и поэтому соотношения между напряжениями инвертора 16 будут полностью совпадать с фиг. 3 для эквивалентной цифры "1", а именно: Оаь = О, Оьс = Оп, Оса = =+ О, Такимобразом, на этом отрезке напряжение Оаь будет линейно убывать,40 45 оставаясв положительным по знаку, на 55 б 1 = 1, б 2 = О, бз = 1, что. соответствует эквивалентной цифре ".1" (фиг, 3), на выходных шинах инвертора 16 формируются напряжения на угловом отрезке от ФЗдо 2 л/3. При этом, когда на входе блока 15 пряжение Оьс будет постоянным и отрица-.тельным по знаку, а напряжение Оса будет. возрастать, оставаясь положительным познаку, Эти соотношения между напряжени .ями Оаь, Оьс Оса сохраняются для любыхзначений входного. сигнала, вплоть до максимального значения, когда напряжение Оьс станет постоянным,При соотношении сигналов счетчика 520 25 30 35 с( раох=аО Яо = гсо = оз "5 3", = "з О,Ра- огд 5 а = ЪоА= д д х ь. = о Ь г = б Ь Р 8- гЬ 8- з 65) яр я 6 Д = бс, бр,-. 8 б 40 50 появляется сигнал Со, сигналы счетчика 5 полностью совпадают с выходными сигналами блока 15 п 1 б 1 1, Ь 2 = б 2 = О, пз = бз - О, и поэтому соотношения, между напряжениями инвертора 16 будут совпадать с фиг. 3 дпя эквивалентной цифры "1", а именно: Оаьф О, Оьс -Оп, Оса =+Оп, Когда на входе блока 15 появляется сигнал С 1, сигналы счетчика 5 передаются на выходы блока 15 увеличенными на единицу, и поэтому соотношения между напряжениями инаертора 16 будут совпадать с фиг. 3 для эквивалентной цифры "2", а именно: Оаь = =Оп Оьс = О Оса =+Оп, Таким образом, на этом отрезке напряжение будет линейно возрастать, оставаясь отрицательным по знаку, напряжение Оьс- убывать, оставаясь также отрицательным по знаку, а напряжение Оса будет постоянным и положительным по знаку. Эти соотношения между.напряжениями Оаь, Оьс, Оса сохраняются для любых значений кода входа задания, К, вплоть до максимального значения, когда напряжение Оса станет постоянным. Из этого очевидна работа инвертора 16 при формировании выходньсх напряжений на остальных угловых отрезках периода.Таким образом, в предлагаемом устройстве для управления инвертором на его выходных шинах при любом изменении входной частоты .формируются регулируемые от внешнего цифрового сигнала напряжения по трапецеидальному закону ШИМ, когда в каждой полуволне выходного напряжения содержатся импульсы только одной полярности при полной симметрии этого напряжения и отсутствии низкочатотных гармонических составляющих, что ведет к повышению КПД,Ф о р мул а изобретения Устройство для управления инверторомс широтно-импульсной модуляцией, содержащее многоразрядный делитель, вход которого предназначен для подключения к задающему генератору, выход через многофазный счетчик соединен с первыми входами логического блока, вторые выходы которого подключены к выходам блока формирования импульсов с линейно изменяющейся длительностью, первые входы которого соединены со старшим выходом первого разряда многоразрядного делителя и с выходами второго разряда многоразрядного делителя, выходы логического блока являются выходами устройства, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет формирования сигнала, близкого к синусоидалъному, оно снабжено дешифратором и двумя преобразователями кодов, первые два разряда многоразрядного делителя выполнены в аиде пятифазных счетчиков, третий разряд - в аиде делителя на девять, блок формирования импульсов с линейно изменяющейся длительностью снабжен вторыми и третьими входами, четырьмя логическими,преобразователями, входы которых являются входами указанного блока, и двумя элементами ИЛИ, выходы которых являются выходами указанного блока, причем вторые входы блока формирования импупьсов с линейно изменяющейся дли-. тельностью подключены через первый и второй преобразователи кодов к выходам соответственно первого и второго разрядов многоразрядного делителя и через дешифратор - к выходам третьего разряда многоразрядного делителя, третьи входы блока формирования импульсов с линейно изменяющейся длительностью предназначены для подачи кода задания величины выходного напряжения, в указанном блоке выходы первого и второго логических преобразователей соединены с входами первого элемента ИЛ выходы третьего и четвертого логических преобразователей - с входами второго элемента ИЛИ, структура преобразователей кодов определяется логическими выражениями: где аь Ь - выходные сигналы соответствен- но первого и второго разрядов многоразрядного делителя; аа ." та - выходные сигналы преобразователя кодов; аьть - выходные сигналы второго преобразовате-. ля кодов, структура каждого из логических преобразователей блока формирования импульсов с линейно изменяющейся длительностью определяется дизьюнкцией всех логичеоких произведений, задаваемых соответствующей таблицей, где аргументами каждого логического произведения являются сигнал задания К величины выходного напряжения, указанный а соответствующей строке таблицы, выходной сигнал й дешифратора, указанный а соответствующем столбце таблицы, и указанные на пересечении этих строки и столбца сигналы или произведения сигналов оь ". Ь, аь . 1 ь, а и Ь;, первый логический преобразователь задается таблицейторой логический преобразователь задается таблицейтретий логический преобразователь задается таблицей1711306111четвертый логический преобразователь задается табличей 12структура логичыражениями: ского блока описываетс й, б,С Уб С,УеСС,;И,-б,С,Уб, С,УеСС,;"э бэЮбэ Е,УеСС,;е-бДУб,б,Уб,б ходны ; Со и второ г ения им длител где б 1- вы го счетчик первого и формиров няющейся сигналы много С 1 в .выходные элементов ИЛпульсов с линейнн остью,азногналы блока изме1711306 Корректор И. Муска ла едакто Производственно-издательский комбинат ".Патент", г. Ужгор агарина, 10 аказ 347 ВНИИПИ Госуд Составитель Н, ДьякТехред М.Моргентал Тираж Подписноевенного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раущская наб.; 4/б