Устройство для контроля операций ввода-вывода

ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСКИХЕСПУБЛИК 686450 А 1 воэ ГОС УДАР СТВ Е ННЫ И КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ИЯ ВТОРСКОМУ С ТЕЛЬСТВУ автоматически Юни тельство СССЕ 13/00, 1981.тельство СССРЕ 13/00, 1984.тельство СССРЕ 13/00, 6 06 Е 11/О ЕРА 4) УС ИЙВ ИСТВО ДЛЯ КОНТРОА-ВЫВОДА Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах, к которым предъявляются повышенные требования к достоверности получаемых результатов вычислений.Целью изобретения является повышение достоверности контроля за счет обеспечения маскирования сбоев в игнорируемых сегментах слов данных и команд,На фиг. 1 изображена функциональная схема устройства для контроля операций ввода-вывода; на фиг. 2 - функциональная схема блока обнаружения отказа; на фиг. 3 - функциональная схема узла счета этого блока.Устройство(фиг. 1) содержит регистры 1 и 2 адреса, регистры 3 и 4 данных, блок 5 сравнения, группу 6 блоков сравнения, модуль (А) маскирования, состоящий иэ блока 7 памяти масок, группы 8 элементов ИЛИ и группы 9 элементов запрета, элемент И 10,(21) 4724803/24(57) Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах, к которым предъявляются повышенные требования к достоверности получаемых результатов вычислений, Целью изобретения является повышение достоверности контроля за счет обеспечения маскирования сбоев в игнорируемых сегментах слов данных и команд. С этой целью в устройство, содержащее два регистра адреса, два регистра данных, блок сравнения, элемент И, два элемента ИЛИ, блок обнаружения отказов, триггер сбоев, триггер отказов и триггер отсутствия сбоев, введены группа из И блоков сравнения и модуль маскирования, 2 з.п. ф-лы, 3 ил. элементы ИЛИ 11 и 12, блок 13 обнаружения отказа, триггер 14 отсутствия сбоев, триггер 15 сбоев. триггер 16 отказов и имеет вход 17 подтверждения, первый 18 и второй 19 информационные входы, группу 20 синхронизирующих входов, маскирующий вход 21, вход 22 записи-чтения масок, вход 23 кода условия, вход 24 записи, тактовый вход 25, вход 26 начальной установки, выход 27 разрешения, выход 28 наличия сбоев, выход 29 отказа, вход 30 установки блока 13, счетный вход 31 блока 13, информационный вход 32 блока 13, вход 33 записи блока 13. тактовый вход 34 блока 13, выход 35 блока 13.П ричем выход сравнения блока 5 сравнения соединен с первым входом элемента И 10, выход которого соединен с единичным входом триггера 14, выход последнего является выходом 27 разрешения устройства. Выход несравнения блока 5 сравнения соединен с первым входом элемента ИЛИ 11, выход которого соединен с нулевым входомгриггера 14, единичным входом триггера 15 и счетным входом 31 блока 13, выход 35 которого соединен с единичным входом триггера 16, выход которого является выходом 29 отказа устройства, Информационный вход 32 блока 13 является входом 23 кода условия устройства. Вход 33 записи блока 13 является входом 24 записи устройства, Тактовый вход 34 блока 13 является тактовым входом 25 устройства. Вход 26 начальной установки устройства соединен с нулевым входом триггера 16, вторым входом элемента ИЛИ 12 и входом 30 начальной установки блока 13.Первый вход элемента ИЛИ 12 является входом 17 подтверждения устройства. Выход элемента ИЛИ 12 соединен с нулевым входом трипера 15, выход которого является выходом 28 наличия сбоев устройства. Информационные входы регистров 1 и 3 соединены с информационным входом 18 устройства, Информационные входы 2 и 4 соединены с информационным входом 19 устройства. Выход регистра 1 соединен с первым информационным входом блока 5 сравнения, второй информационный вход которого соединен с выходом регистра 2 и адресным входом блока 7 памяти модуля А. Информационный вход и вход записи-чтения блока 7 памяти модуля А являются соответственно маскирук 1 щим входом 21 и входом 22 записи-чтения масок устройства. Выход И-го разряда блока 7 памяти соединен с инверсным входом И-го элемента запрета группы 9 и первым входом й-го элемента ИЛИ группы 8 модуля А, Второй вход й-го элемента ИЛИ группы 8 модуля А соединен с выходом сравнения М-го блока сравнения группы 6 устройства. Выход не- сравнения М-го блока сравнения группы 6 устройства соединен с прямым входом М-го элемента запрета группы 9 модуля А.Выходы с первого по й-й элементов ИЛИ группы 8 модуля А соединены с входами соответственно с второго по (М+1)-й элемента И 10 устройства, Выходы с первого по й-й элементов запрета группы 9 модуля А соединены с входами соответственно с второго по (И+1)-й элемента ИЛИ 11 устройства, Первый информационный вход И-го блока сравнения группы 6 соединен с выходом М-го сегмента слова данных регистра 3 данных. Второй информационный вход М-го блока сравнения группы 6 соединен с выходом М-го сегмента слова данных регистра 4 данных, Выходы разрешения блока 5 сравнения и блоков сравнения группы 6 соединены между собой и вместе с входами записи регистров 1-4 образуют группу 20 синхронизирующих входов устройства, 55 10 1520253035 4045 50 Блок 13 обнаружения отказа (фиг. 2) содержит узел 36 счета, элемент ИЛИ 37, узел38 счета, счетный вход 39 и имеетустановочный 40 и информационный 41 входы, вход42 записи, выход 43 узла 36 счета, счетный44 и установочный 45 входы, информационный вход 46, вход 47 записи и выход 48 узла 38 счета. Причем счетный вход 39 узла 36является тактовым входом 34 блока 13, установочный вход 40 узла 36 соединен с первым входом элемента ИЛИ 37 и является входом 30 установки блока 13. Информационные входы 41 и 46 соответственно узлов 36 и 38 соединены между собой и являются информационным входом 32 блока 13, входы 42 и 47 записи соответственно узлов 36и 38 соединены между собой и являются входом 33 записи блока 13. Счетный вход 44 узла 38 является счетным входом 31 блока13, выход 48 узла 38 является выходом 35 блока 13, выход 43 узла 36 соединен с вторым входом элемента ИЛИ 37, выход которого соединен с установочным входом 45 узла 38.Узел счета 36 (38) содержит элемент 49 задержки, элемент ИЛИ 50, регистры 51 и 52, счетчик 53, элемент НЕ 54, элемент 55сравнения, элемент ИЛИ 56. Причем счетный вход счетчика 53 соединен с входом элемента НЕ 54, входом записи первого регистра 51 и является счетным входом 39 (44) узла 36 (38). Первый вход элемента ИЛИ 50,информационный вход и вход записи регистра 52 являются соответственно установочным входом 40 (45), информационным входом 41 (46) и входом 42 (47) записи узла 36 (38) счета, Выход элемента 49 задержки соединен с вторым входом элемента ИЛИ 50, выход которого соединен с установочным входом счетчика 53, выход которого соединен с первым информационным входом элемента 55 сравнения. Второй информационный вход элемента 55 соединен с выходом регистра 51, информационный вход которого соединен с выходом регистра 52. Выход элемента НЕ 54 соединен с разрешающим входом элемента 55 сравнения, первый и второй выходы которого соединены соответственно с первым и вторым входами элемента ИЛИ 56, выход которого соединен с входом элемента 49 задержки и является выходом 43 (48) узла 36 (38) сравнения.Устройство работает следующим образам,Предварительно на вход 25 устройства и. соответственно, на вход 34 блока 13 подается последовательность тактовых импульсов, количеством которых в блоке 13 определяется длина временного интервала.1686450Затем по вхо 26входу 26 устройства сигналом на- маски закрывают соответствующие элеменчальной установки производится начальная ты запрета группы 9 модуля А по инверсным установка триггера 16, блока 13(по входу 30) входам, предотвращая поступление сигнаи триггера 15(через элемент ИЛИ 12). После лов, соответствующих сбоям в одноименэтого через вход 23 устройства на входе 32 5 ных сегментах слов данных, с выходов блока 13 устанавливается код условия отка- несравнения одноименных блоков сравнеза (который в общем случае включает код ния группы 6 (через элемент ИЛИ 11) на числа сбоев и код временного интервала, на соответствующие входы триггеров 14 и 15 и котором производится счет количества сбо- блока 13.ев), По положительному перепаду напряже Блок 5 сравнения сравнивает адреса, ния на входе 24 устройства и, генерируемые первой и второй ЭВМ, записоответственно, на входе 33 блока 13 этот санные в регистры 1 и 2 соответственно. код загружается в блок 13. Кроме того, в Блоки сравнения группы 6 сравнивают одблок 7 памяти мо ламяти модуля А загружаются коды ноименные(с блоками сравнения группы 6) масок, в разрядах которых "1" соответству сегменты идентичных слов данных, генериет маскированию сбоя соответствующего руемых первой и второй ЭВМ, записанных сегмента слова данных, а "0" - отсутствию в регистрах 3 и 4 соответственно,маскирования. В случае совпадения адресов и словЗагрузка кодов масок происходит сле- данных идентичных циклов обмена, генери- В еги т 220 руемых первой и второй ЭВМ, на выходахрегистр 2 загружается соответствую- сравнения блока 5 сравнения и блоков сравщий адрес путем подачи кода адреса на нения группы 6,появляются сигналы, кото- вход 19 устройства и затем сигнала записи рые, пройдя через одноименные элементы на вход 20.4 устройства. На вход 21 устрой- ИЛИ группы 8 модуля А и элемент И 10, ства подается код маски, затем на вход 22 25 устанавливают триггер 14 отсутствия сбоев устройства - сигнал записи высокого уров- в единичное состояние, если триггер 14 был ня, по которому в ячейку блока 7 памяти в нулевом состоянии, и подтверждают едимодуля А(с адресом, хранящимся в регистре ничное состояние, если триггер 14 был в 2) загружается код маски, На первый инфор- единичном состоянии, После этого на выхомационный вход 18 устройства подаются 30 де 27 устройства появляется сигнал. разрекоды адреса и данные первой ЭВМ, а на шающий работу обеих ЭВМ.второй информационный вход 19 - коды ад- В случае несовпадения адресов или хореса и данных с магистрали адрес-данные тя бы одной пары из незамаскированных второй ЭВМ. В регистр 1 и регистр 3 данных сегментов, или и того и другого вместе, геи соответственно в регистр 2 адреса и ре нерируемых первой и второй ЭВМ в иденгистр 4 данных загружаются адреса и дан- тичных циклах обмена, на выходе элемента ные идентичных циклов обмена по И 10 устанавливается сигнал низкого уров- магистрали соответственно первой и вто- ня.рои ЭВМ, Причем запись адреса и данных Сигнал высокого уровня с одного из выпервой ЭВМ соответственно в регистры 1 и 40 ходов несравнения либо блока 5 сравнения, 3 осуществляется по.входам 20,2 и 20,3, а либоблоковсравнения группы 6,одноимензапись адреса и данных второй ЭВМ соот- ных с незамаскированными сегментами ветственно в регистры 2 и 4 - по входам 20,4 слов данных, хранящихся в регистрах 3 и 4, и 20.5. После чего на вход 20.1 подается проходя через элемент ИЛИ 11.устройства сигнал. который по разрешающим входам 45 (а в случае блоков сравнения группы 6 пред- блока 5 сравнения и блоков сравнения груп- варительно проходя через одноименные отпы 6 разрешает работу последних. крытые элементы запрета группы 9 модуляАдрес с выхода регистра 2 поступает на А) сбрасывает триггер 14 отсутствия сбоев в адресный вход блока 7 памяти модуля А, на нулевое состояние. Это приводит к исчезновходе записи-чтения которого присутствует 50 вению сигнала на выходе 27 уст ойства и сигнал низкого уровня, определяющий ре- прекращению работы системы по заданно ж м чтения блока 7 памяти модуля А, и ини- программе двух контролируемых ЭВМ.и циирует появление на выходе последнего Триггер 15 сбоев устанавливается в единич-,выходе устройства соответствующего кода маски, Единичные ное состояние, а на выхо е 28сигналы разрядов маски с выхода блока 7 55 появляется сигнал, означающий наличие памяти модуля А проходят через соответст- сбоя в системе двух ЭВМ. Этим сигналом с вующие элементы ИЛИ группы 8 модуля А выхода элемента ИЛИ 11 проводится перена входы элемента И 10 устройства, откры-вод блока 13 обнаро наружения отказа по входу Втвая последний по соответствующим входам, 31 в очередное состо, фто же время единичные сигналы разрядов щее количество сбоев в системе. Сигналомс выхода 28 устройства каждая из двух ЭВМ ты определяются форматами команд пропереводится на программу обработки пре- цессоров ЭВМ.рывания по сбою, которая возвращает ЭВМ Устройство позволяет ускорить обрана то место в рабочей программе, послеботку информации при наличии сбоев в сикоторого произошел сбой, Перейдя на про стеме, в то же время сохраняя грамму обработки прерывания по сбою, си- достоверность выполнения алгоритма, Отстема ЭВМ вырабатывает сигнал дельные сбои данных в случае алгоритма подтверждения, который подается на вход управления могут быть сглажены инерцион и, пройдя через элемент ИЛИ 12, произ- ными исполнительными устройствами.водит сброс в нулевое состояние триггера 10 Ф о р м у л а и з о б р е т е н и я 15 сбоев. 1. Устройство для контроля операцийВозвратившись на место в рабочей про- ввода-вывода, содержащее два регистра адграмме, предшествовавшее сбою, каждая реса, два регистра данных, блок сравнения, из двух ЭВМ продолжает работу от цикла к элемент И, два элемента ИЛИ, блок обнару- циклу в магистралях адрес-данные ЭВМ, Ра жения отказов. триггер сбоев, триггер откаботаустройстваповторяетсяуМазаннымоб- зов и триггер отсутствия сбоев, причем разом, В том случае, когда общее информационные входы первого регистра количество сбоев, фиксируемое блоком 13 адреса и первого регистра данных образуют обнаружения отказа, превысит заданное в группу входов устройства для подключения коде условие и хранимое в блоке 13, на 20 к адресным и информационным выходам выходе 35 последнего появляется сигнал, первой ЭВМ, информационные входы втокоторый устанавливает триггер 16 отказа в рого регистра адреса и второго регистра единичное состояние. На выходе 29 устрой- данных образуют группу входов устройства ства появляется сигнал, оповещающий сис- для подключения к адресным и информацитему об отказе контролируемой пары ЭВМ, 25 онным выходам второй ЭВМ, выходыпервоЭтот сигнал может оповещать либо опера- го и второго регистров адреса соединены тора, либо действовать на систему как сиг- соответственно с первым и вторым инфорнал прерывания с высоким приоритетом, мационными входами блока сравнения, выпри появлении которого система должна ход сравнения которого подключен к выйти на соответствующую программу об первому входу элемента И, выход элементааботки прерывания по отказу. И соединен с единичным входом триггера рВыбор маскируемых сегментов может отсутствия сбоев, нулевой вход которото ого быть осуществлен по следующему принци- подключен к выходу первого элементанта ИЛИ пу, В ЭВМ с традиционной архитектурой единичному входу триггера сбоев и счетнонет разделения в адресации команд и дан му входу блока обнаружения отказов, выход ных, т.е, в ячейке с адресом, который вы- блока обнаружения отказов соединен с едиставляется процессором, может храниться ничным входом триггера отказов, выход кокак команда, так и даннье. Поэтому в таких торого является выходом устройства для ЭВМ по шине данных передаются считан- подключения к входу отказа первой и втоные из памяти как команды, так и данные. 40 рой ЭВМ, первый вход второго элемента Идентификация команд и данных определя-ИЛИ является входом устройства для подется тем, что в первом цикле обращения к ключения к выходам подтверждения первой памяти процессор ЭВМ считывает всегда и второй ЭВМ, а его второй вход соединен команду. В последующих циклах данные че- с установочным входом блока обнаружения редуются с командами. Очередность опре отказа, нулевым входом триггера отказа и деляется программой. является входом устройства для подключения к выходам начальной установки первойЕстественно предполагать, что наруше- и второй ЭВМ, выход второго элемента ИЛИ ние кода команды изменяет алгоритм рабо- соединен с нулевым входом триггера сбоев, ты ЭВМ, В то же время нарушение кода 50 информационный вход и вход записи блока данных может существенным образом из- обнаружения отказов являются входами усменять алгоритм работы ЭВМ лишь после тройства для подключения соответственно выполнения определенных операций (на- к выходам кода условия и выходам записи пример, операций сравнения), Исходя из кода условия первой и второй ЭВМ, выходы этого, моэ чо производить маскирование 55 триггера отсутствия сбоев и триггера сбоев некоторых сегментов команд, К таким сег- являются выходами устройства для подклюментам можно отнести сегменты команд, чениясоответственнок входам разрешения содержащие данные или части сегментов и наличия сбоев первой и второй ЭВМ, разданных, например младшие разряды дан- решающий вход блока сравнения является ных. Более конкретно маскируемые сегмен- входом устройства для подключения к первым синхровыходам первой и второй ЭВМ, выход несравнения блока сравнения соединен с первым входом первого элемента ИЛИ, входы записи первого регистра адреса и первого регистра данных являются вхо дами устройства для подключения соответственно к второму и третьему синхровыходам первой ЭВМ, входы записи второго регистра адреса и второго регистра данных являются входами устройства для 10 подключения соответственно к второму и третьему синхровыходам второй Э ВМ, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля за счет обеспечения маскирования сбоев в иг норируемых сегментах слов данных и ко-. манд, в него введены группа из й блоков сравнения и модуль маскирования, адресный вход которого соединен с выходом второго регистра адреса, а информационный 20 вход и вход записи-чтения модуля маскирования являются входами устройства для подключения соответственно к выходу масок и выходу записи-чтения масок первой и второй ЭВМ, первый информационный вход 25 й-го блока сравнения группы соединен с выходом М-го сегмента слова данных первого регистра данных, второй информационный вход й-го блока сравнения группы. подключен к выходу М-го сегмента слова 30 данных второго регистра данных, выходы сравнения и несравнения й-го блока сравнения группы соединены с одноименными входами модуля маскирования, выходы с первого по 1 ч-й первой и второй групп кото рого подключены к входам с второго по (И+1)-й соответственно первого элемента ИЛИ и элемента И, разрешающие входы всех блоков сравнения группы соединены с разрешающим входом блока сравнения, а 40 тактовый вход блока обнаружения отказа является входом устройства для подключения к тактовым выходам первой и второй ЭВМ.2. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что модуль маскирования содержит блок памяти масок, группу из М элементов ИЛИ, группу из 1 ч элементов запрета, причем информационный, адресный вход и вход записи-чтения блока памяти масок являются одноименными входами модуля, 1-й разряд выхода блока памяти масок (11 М) соединен с инверсным входом 1-го элемента запрета группы и первым входом 1-го элемента ИЛИ группы, второй вход 1-го элемента ИЛИ группы является 1-м входом сравнения модуля, прямой вход 1-го элемента запрета группы является 1-м входом не- сравнения модуля, выход 1-го элемента запрета группы является 1-м выходом первой группы модуля, выход 1-го элемента ИЛИ группы является 1-м выходом второй группы модуля,З,Устройство поп,1,отл ича ю щеес я тем, что блок обнаружения отказов содержит два узла счета и элемент ИЛИ, причем счетный вход первого узла счета является тактовым входом блока, а выход первого узла счета соединен с первым входом элемента ИЛИ, второй вход которого подключен к установочному входу первого узла счета и является установочным входом блока, выход элемента ИЛИ соединен с установочным входом второго узла счета,. информационный вход которого вместе с информационным входом первого узла счета образуют одноименный вход блока, входы записи узлов счета объединены между собой и образуют вход записи блока, счетный вход второго узла счета является счетным входом блока, а выход второго узла счета является выходом блока, 168 б 4501 Яб 450 тавитель Г.Виталиеред М.Моргентал Редактор И,Шулл Корректор мчик Производственно-издательский комбинат "Патент". г. Ужгород, ул,Гагарина. 10 аказ 3599 Тираж Поцписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035. Москва, Ж, Раушская нэб., 4/5