Устройство для ввода в эвм стартовой информации

сооз советснихсоцидлистич ескинаРЕСПУБЛИК 06 САН БРЕТЕН ЬСТВУ(57) Изобретениелительной техник пользовано для а ЛЯ ВВОДАЦИИотноситси можеттоматиче к вычисбыть иского ввода дерф в иГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ВТОРСЙОМУ СВИ Изобретение относится к вычислительной технике и может быть использовано для автоматического ввода впроцессор ЭВМ при включении питаниястартовой информации, например сожимого счетчика команд и регистрасостоянияЦель изобретения - расширениеункциональных возможностей устройста за счет обеспечения аппаратнойблокировки формирования стартовой4инФормации при получении неверногокода исправности от процессора ЭВМ.На фиг. 1 представлена блок-схемаустройства; на фиг. 2 - временныедиаграммы работы устройства,Устройство (фиг.1) содержит сдвговый регистр 1, элемент И 2, элемент НЕ 3, шифратор 4, регистр 5 состояния, регистр 6 кода, блок 7 сравнения, триггеры 8-10, элемент И-НЕ11, вход 12, выход 13, входы-выходы14, выход 15, выход "Ошибка" 16,ЯО 15698 З в процессор ЭВМ при включении питания стартовой информации, напримерсодержимого счетчика команд и регистра состояния, Целью изобретения является расширение функциональных возможностей устройства за счет обеспецения аппаратной блокировки Формирования стартовой информации при получении неверного кода исправности отпроцессора ЭВМ. Устройство содержит виговый регистр, регистр состояния,регистр кода, блок сравнения, шифратор, три триггера, элемент И, элемент И-НЕ, элемент НЕ2 ил,На фиг, 2 обозначены: временная диаграмма 17 на выходе триггера 8, временная диаграмма 18 на выходе триггера 9, временная диаграмма 19 на втором выходе сдвигового регистра 1, Диаграммы 13-16 (фиг.2) соответст вуют указанным входам и выходам устройства.Устройство работает следующим образом.При включении питания на вход 12 устройства из блока питания ЭВМ поступает сигнал, устанавливающий в "0" сдвиговый регистр 1, регистр 5 триггеры 8-10, Сигнал логического "0" с выхода триггера 9 поступает на управляющий вход шифратора 4 и переводит его выходы в отключенное состояние. Этот же сигнал, поступая на вход элемента И-НЕ 11, блокирует прохождение синхронизирующих импульсов. Уровень логицеского 0" с выхода триггера 8 блокирует прохождение синхроимпульсов через элемент И 2. Навыходе 15 устройства устанавливается,Сигнал логического 0", запрещаюшийработу оперативной памяти ЭВМ. Поустановочному сигналу из блока питания процессор переходит в режим самотестирования, осуществляемый встроенной аппаратурой контроля, напримерсигнатурным анализатором. Наработаниое в результате выполнения самотестирования процессора число служит паолем для перехода к выполнению прораммы, находящейся в оперативной паяти ЭВМ. 15Для загрузки счетчика команд и регистра состояния процессор выставляат на входы-выходы 1 ч устройства код1 ароля и сопровождает его синхронизирующим импульсом, поступающим на 20вход 13 (Фиг.2, диаграммы 13 и 11).По заднему Фронту синхронизирующегоимпульса выход триггера 8 устанавливается в "1" (Фиг,2, диаграмма 17) ипередним Фронтом с его выхода записывает код-пароль в регистр 5. Код-пароль с выходов регистра 5 поступаетна первую группу входов блока 7 сравнения, на котором сравнивается с кодом, поступающим на вторую группувходов блока 7 с регистра 6, на котором набран код-эталон,Если код, записанный на регистр 5,сОвпадает с кодом-эталоном, поступающим из регистра 6 что свидетельству 35ет о работоспособности процессораЗВМ, то на выходе блока 7 сравненияФормируется уровень логической "1".Задним Фронтом второго синхронизирующего импульса, проходящего черезэлемент И 2, на другом входе которооприсутствует высокий уровень с выходатриггера 8, устанавливается в "1 нтриггер 9, разрешая работу шифратора6, и элемента И-НЕ 11 (Фиг, 2, диаграм ма 18). На входы шифратора ч поступают нули с выходов сдвигового регистра1 и код-пароль с регистра 5, На выходе шифратора 4 Формируется содержимоесчетчйка команд (Фиг.2, диаграмма 1).Так как признак неисправности на выходе 16 устройства отсутствует, топроцессор заносит информацию с входов-выходов 14 устройства в счетчиккоманд и вырабатывает третийимпульссинхронизации. Третий импульс синхронизации, проходя через элементИ 2, подтверждает состояние триггеров 9 и 10 и, проходя через элемент И-НЕ 11, задним Фронтом заносит единицу в первый разряд сдвигового регистра 1 (Фиг,2, диаграмма 19). Изменение состояния входа шифратора 1 вызывает появление на его выходах содержимого регистра состояния процессора, которое принимается последним, Задним Фронтом четвертого синхроимпульса единица из первого разряда сдвигового регистра 1 переписывается во второй разряд. На выходе устройства 15 появляется уровень, разрешающий работу оперативной памяти ЗВМ и отключающий выходы шифратора 4, На этом работа устройства заканчивается, а процессор переходит к выполнению программы в соответствии с загруженной стартовой информацией.Если код, записанный в регистр 5, не совпадает с кодом-эталоном, то задним Фронтом второго синхронизирующего импульса устанавливается в "1" триггер 10, а триггер 9 остается в "0", В этом случае работа элемента И-НЕ 11, сдвигового регистра 1 и шифратора 1 блокируется, а на выходе 16 устройства появляется сигнал нОшибка", свидетельствующий о несоответствии полученного кода-пароля коду- эталону (фиг,2, диаграмма 16),Формула изобретенияУстройство для ввода в ЗВМ стартовой информации, содержащее сдвиговый регистр, шифратор, элемент И, элемент НЕ, причем установочный вход сдвигового регистра является входом устройства для подключения к установочному выходу ЭВМ, информационный вход сдвигового регистра подключен к шине единичного потенциала устройства, отличающееся тем, что, с целью расширения Функциональных возможностей за счет обеспечения аппаратной блокировки формирования стартовой информации при получении неверного кода исправности ЭВМ, в устройство введены регистр состояния, блок сравнения, регистр кода, три триггера, элемент И-НЕ, причем синхровход первого триггера соединен с первыми входами элементов И и И-НЕ и является входом устройства для подключения к синхровыходу ЭВМ, первый выход сдвигового регистра соединен с первым управляющим входом шифрато5 15 ра и является входом устройства для подключения к разрешающему входу ЭВИ, группа информационных входов регистра состояния соединена с группой выходов шифратора и образует группу входов-выходов устройства для подключения к группе информационных входов-выходов ЭВИ, выход второго триггера является выходом устройства для подключения к входу "Ошибка" ЭВИ, при этом второй выход сдвигового регистра соединен с информационным входомшифратора, группа информационных входов которого соединена с группой выходов регистра состояния и с первой группой информационных входов блока сравнения, выход которого соединен с информационным входом третьего триггера и с входом элемента НЕ, выход которого соединен с информационным 69839 бвходом второго триггера, нулевой входкоторого соединен с нулевыми входамипервого и третьего триггеров,. с установочными входами сдвигового регистра и регистра состояния, синхровходкоторого соединен с выходом первоготриггера и с вторым входом элементаИ, выход которого соединен с синхровходами второго и третьего триггеров,выход последнего соединен с вторымуправляющим входом шифратора и с вторым входом элемента И-.НЕ, выход которого соединен с синхровходом сдви гового регистра, группа выходов регистра кода соединена с второй группой информационных входов блока сравнения, информационный вход первоготриггера подключен к шине единичного 20 потенциала устройства.1569839 Составитель С.ПестмалРедактор Л.Зайцева Техред М,Дидык Корректор 8. Кабаций и ГКНТ СССР Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Заказ 1450 Тираж 568 ВНИИПИ Государственного комитет 113035, Москва, Подписное по изобретениям и открытия -35, Раушская наб д. 4/5