Линейный интерполятор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК МИТЕТОТКРЫТИЯМ ОСУДАРСТВЕ ННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР ТЕ нститут ики при универС 7/30, едсказа- Наукова ам об- требу- гналов Изо аботк тся ли ри по работе римеризобретения - пов есса интерполяции применения. шение точно- расширение Це сти пр областНа фиг. 1 ма устройств блока управл диаграмма ра - схема регис пОясняющий уктурная схектурная схема- временнаяора; на фиг.4иг, 5- график,е устройстве,представлена ста; на фиг. 2 - стру ения; на фиг. 3 боты интерполя тра сдвига; на ф интерполяции ТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Научно-исследовательский иприкладной математики и кибернеН ижегородском государственномситете им, Н.И,Лобачевского(56) Авторское свидетельство СССРМ 551610, кл, 6 05 В 19/18, 6 061976,Ивахненко А.Г. и Лана В.Г. Прние случайных процессов. - Киев:думка, 1971, с. 51, рис, 18.(57) Изобретение относится к средсработки и передачи сигналов там, гется линейное интерполирование бретение относится к средствам оби передачи сигналов там, где требунейное интерполирование сигналов ышенном быстродействии или при в реальном масштабе времени, нателеметрии, в автоматике, связи и.Ж 1686408 А 1 9/415, 6 06 Р 15/353 при повышенном быстродеиствии или при работе в реальном масштабе времени, например телеметрии, в автоматике, связи и т,д. Интерполятор состоит из регистра сдвига, группы сумматоров, элементов управления и коммутатора, Регистр сдвига и сумматоры реализуют параллельный процесс интерполяции линейного отрезка, заданного конечными значениями, обеспечивая высокую точность и быстродействие выполняемых вычислительных операций в интерполяторе. Интерполятору не требуется дополнительных данных о входном сигнале, кроме последовательных значений интерполируемого процесса, что допускает каскадное соединение предлагаемых линейных интерполяторов, что, в свою очередь, расширяет область применения интерполятора, 1 з,п.ф-лы, 5 ил., 1 табл. где А,п - отсчеты входного процесса; А п -1 интерполированные значения процесса.Устройство (фиг. 1) содержит регистр 1 сдвига, сумматоры 2 - 8, коммутатор 9, дешифраторы 10 и 11, блок 12 управления, тактовый генератор 13 и двоичный счетчик 14, Первым, вторым и третьим входами устройства являются первый, второй информационные входы и вход управления записью регистра 1 сдвига. Выход коммутатора 9, выход дешифратора 10 и второй выход блока 12 управления являются соответственно первым, вторым и третьим выходами устройства.Блок 12 управления (фиг, 2) содержит сумматор 15, буферный регистр 16, элемент 17 задержки, триггер 18, элемент И 19. Пер40 вым, вторым, третьим и четвертц:, входами блока 12 управления являются соответственно второй вход сумматора 15, второй вход элемента И 19, вход "Сброс" триггера 18 и вход элемента 17 задержки. Соответственно, первым, вторым и третьим выходами блока управления являются вцходом сумматора 15, выход элемента И 19 и выход элемента 17 задержки.Блок управления 12 работает следующим образом.По сигналу с четвертого входа блока управления (фиг. За) заносится нулевое значение в буферный регистр 1 с 1, а через время х (элемент 17 задержки на фиг. Зб) устанавливается триггер 18. Потенциал с выхода триггера 18 (фиг. Зв) разрешает прохождение импульсов тактового генератора, поступак)щих через второй вход блока 12 управления (фиг. Зг), чере: элемент И 19, Сигналы с выхода элемента И 19 (фиг. Зд) активизируют работу блока 12 управления и устройства в целом, поступая на второй выход блока управления, На третий выход блока 12 управления поступает сигнал с выхода элемента 17 задержки (фиг, Зб), Кроме того, импульсы с выхода элемента И 19 (фиг. ЗД 1 посгупают на управляющий вход "Запись" буферного регистра 16, Па этим сигналам очередное значение кода с Выхода сумматора 15 заносится в буферный регистр 16, На 1-м шаге сумматор 15 выполняет Операцию суммирования кода, установленного на перВом Входе блока 12 упраВления, и кОда с выхода буферного регистра 16, Следовательно, на выходе буфернсго регистра 16 образуется последовательность кодовых значений с шагом, рагным коду, установленному на первом входе блока управления,Эта последовательность О 5 разует список адресов данных (интерлс)лированных зна. чений), которые паступа От на выход устройства, На фи Г. Зд последовательность состоит из четырех значений, чта изображено исключительно с целью иллюстрации работы блока 12 управления,Регистр 1 сДВига ,фиг.4) состоит из набора оцнотипных ре "истров сдвига, которые управляются параллельно, Одноименные разряДы оегистраВ Образуют числовую линейку, предназначенную для хранения значения отсчета входного процесса Ап, Значения разаядов отсчета А,; заносятся в регистры через последовательные информационные Входы, Значение гаРаметРа Йп, соответстВУюЩее отсчетУ А; заносится в регистр через параллельныЙ информационный вход. Параметр йп указывает число требуемых нтезпалирананных значений, Регистр ". :сдвиг прелназна ен 5 10 15 20 25 30 35 для временного ранения двух последних последовательных значений входного процесса Ап, Апи последнего значения параметра йп, соответствующего отсчету Ап.Процесс интерполяции выполняется между двумя последними последовательными значениями входного процесса. Каждое поступающее на вход устройства значение входного процесса Ап имеет параметр йп, указывающий количество требуемых интерполированных значений, между данным значением Агп и предыдущим Ап.Сумматоры 2 - 8 предназначены для вычисления интерполированных значений, принадлежащих прямой, заданной сВОими конечными значениями, поступающими с , рвого и второго выходов регистра 1 сдвига. На выходе каждого из сумматоров, в и роцессе вычислений, устанавливается интерполированное значение, Коммутатор 9 предназначен для передачи вычисленных интерполированных значений на выход устройства, Каждому интерполированному значению, поступающему на выход устройЪгства, ставится в соатвс,тствие параметр К п, Значение параметра Кп определяется де 1шифратором 10, код на вход которого поступает с третьего выхода регистра 1 сдвига и соответствует значению йп последнего записанного в регистр 1 сдвига значения входного процесса, Этот же кад Вп поступает на вход дешифратора 11. Код на выходе дешифратора 11 определяет число интерпалируемых значений в текущем цикле интерполяции, Блок 12 управления управляет работой устройства ва время всего цикла интерполяции. Тактовый генератор 13 синхронизирует работу устройства. Двоичный счетчик 14 необходим для окончания цикла интерполяции после вычисления и передачи требуемого числа интерполированных значений,Устройство работает следующим обраЗНаЧЕНИЯ ВХОДНОГО ПРОЦЕССа Ап И Саатветствующие им значения параметра йп записываются параллельным кодом в регистр 1 сдвига по сигналу сопровождения, поступающему через третий вход устройства, на управляемый вход "Запись" регистра сдвига 1, По окончании процесса записи В регистр 1 сдвига в нем будут находиться ОтСЧЕтЫ А,п, АпИ ЙпСИГНВЛ СОПрОВаждЕ- нля поступает также на четвертый вход блока 12 управления и через время т(фиг.Зб) включает его (фиг, Зв), т.е, устанавливает триггер 18 в блоке 12 управления. Время т равно времени, которое требуется для того, чтобы выполнить запись В регистр 1 сдвигаи установить выходной код комбинированного сумматора 2 (фиг, 1), Сигнал сопровождения инициирует также появление сигнала через время тна выходе блока 12 управления, по этому сигналу заносится значение кода с выхода дешифратора 11 (число требуемых интерполированных значений) в двоичный счетчик 14, К этому времени выполнены все подготовительные операции в устройстве, а также закончен процесс интерполяции семи значений процесса, принадлежащих интерполируемой прямой (выходы сумматоров 2-8). Требуется только выбрать необходимые значения, передать их на выход, что выполняется с помощью коммутатора 9, В блоке 12 управления формируется необходимый адрес для коммутаторэ 9 (первый выход блока 12 управления) и импульс сопровождения на выход(второй выход блока 12 управления).Дешифратор 10 формирует на своем выходе значение параметра К п, предназначенное для передачи на выход устройства, и сохраняющее постоянное значение на время всего текущего цикла интерполяции. Каждое значение отсчета А п, поступающее на выход устройства, сопровождается зна.Фчением параметра Я п, Дешифратор 10 фонмирует значение параметра йп по следующему правилу. Если значение параметра Вп, поступившее на входдешифратора 10, больше трех, то на выход дешифратора 10 поступает значение параметра Вп, уменьшенное на три, Иначе, если значение параметра меньше или равно трем, на выходе дешифратора 10 устанавливается нулевое значение (йгп = О).На каждом интервале интерполяции устройство передает на выход К значений процесса, включая начальную точку интервала. Конечная точка интервала передается на выход в следующем цикле интерполяции, в качестве начальной точки следующего интервала и т.д, Причем значение К определяется выражением где К - число значений отсчетов процесса, передаваемых на выход устройства;йп, - значение параметра Вп входного отсчета Ап, участвующего в процессе интерполяции.Значение величины К формируется дешифратором 11 по значению параметра Вп, поступающему ему на вход. Код числа К формируется так, как указано в таблице. Кроме того, в таблице приведены коды Йп и Ь 1, соответствующие параметру В, гдеответствующего ему значения параметра 40 яПроцесс интерполяции в устройстве выполняется следующим образом. Любое икаютерполированное значение А п в устройстве равно среднему арифметическому конечных 45 значений отрезка интерполяции, т,е. при поступлении на вход устройства очередного отсчета Агп (записи его в регистр 1 сдвига), значения отсчетов Ап 1 и Аы поступают на вход сумматора 2, который вычисляет сумму 50 двух этих отсчетов. Эта сумма, деленная надве - интерполированное значение А п 1,и является центром отрезка, соединяющего отсчеты А п и А-, Далее сумматор 3, ис 1пользуя отсчеты Аи А 1 П, вычисляет зна чение отсчета А п 1, который являетсяцентром отрезка, соединяющего отсчеты А а и Ап. Сумматор 5 вычисляет значение А П 1 и т.д. Следовательно, через определенное время после начала текущего цикла ин 1015203035 ГФК п - значение параметра, производное отЙп и передаваемое ка выход устройства (выход дешифратора 10); Ь - шаг приращениякода адреса на управляющем входе коммутатора 9,Из таблицы видно, что коды чисел К иЛ являются зеркальным отображениемдруг друга, т,е, для формирования этих кодов достаточно одного дешифратора (дешифратор 11), а требуемые значенияполучаются соответствующей перекоммутацией разрядов выходного кода дешифратора 11,Значение кода Лпоступает на блок 12 управления, где используется для формирования последовательности адресов, которая используется коммутатором 9, Значение кода Л имеет постоянное значение во время всего текущего цикла интерполяции.Значение числа К с выхода дешифратора 11 (при соответствующей коммутации разрядов выходного кода) заносится в двоичный счетчик 14. Каждая передача данных на выход устройства (Ап и Йп) сопровождается вычитанием единицы из кода, установленного в двоичном счетчике 14. При достижении счетчиком 14 нулевого значения на его выходе формируется сигнал "Конец счета", Этот сигнал поступает на блок12 управления (на триггер 18, фиг. 2) и выключает его. На этом заканчивается теку-, щий цикл интерполяции в устройстве. Работа устройства состоит из последовательности повторяющихся циклов иктерполяции. Начало очередного цикла интерполяции инициируется поступлением текущего отсчета входных данных Ап и со терполяции на входах ьлаь 4; ьутатара 9 будут установлены все необходимые эн ь; ния ко- дОВ; значение начала Отрезка интерпОляции Ао 1 и семь интерполированных значений А ьь, которые гарантированна принадлежат интерполирующей прямой, соединяющей ОтСЧЕтЫ Апь И Аьп, Б НаЧаЛЕ ВСЕГДа На ВХОД устройства передается значение отсчета Аьп- НаЧаЛО ОтрЕЗКа ИнтврПОЛяцИИ. ЗатЕМ, в зависимости от кода параметра Кьп, с шагом Л (См, таблицу) передаются значения интерполированного процесса. Причем каждое значение, которое передается на выход устройства, сопровождается кодом параметра й 1, Если йп 1 равно нулю, то процесс интерполяции выполнять не требуется и на выход передается только значение Аы, На фиг. 5 приведен случай, когда значения Вп 1 = 2 и на выход устройства передаются значения: Аы - началс отрезка интерпаля-зции; А п, А пъ А ьп - интерполированные значения, т,е, всего четыре отсчета данных.,Цля хранения значения Кп достаточно ОДИОГО реГистра, Для хранения Отсчета Ап 1 требуется Й регистров (где Н равно разрядности отсчета Ап 1).В качестве дешифратарав 10 и 11 лучше всего использовать микросхемы ПЗУ, Причем в качестве адреса ьлспальзется код Вь а требуемое значение ,К или Й п) снимается с выхода ПЗУ, Предварительна в соответствии с таблицей выполняется кодировка микросхемы ПЗУ.Увеличение информативной .емкости регистра, введение дополнительных элементов с указанными связями в дополнения к элементам и связям, ьлмекнцимся в известном устройстве, обеспечивает повышение точности процесса интерполяции и допускает каскадное включение предлагаемых интерпаляторов, без дополнительных элементов и при сохранении быстродействия, что расширяет функциональные вазможности интерполятора, Повышение точности достигается тем, чта увеличение информативной емкас- и регистра и введение дополнительных сумматоров с указанными соединениями, сводит аперациьо интерполяции к нахождению среднего арифметического двух отсчетов т.е. выполняется операция усреднения), а как известно, - эта более помехаустайчивая и точная операция, чем получение тога же результата путем цепн ОГО суммьлрс Бания мсьлых слдГде" мых(что применяет:я в известном устройств ве).Расширение области Г рименения ,вазможность каскадного соединения) интерпа" лятора обеспечивается тем, что процесс интерполяции сводится х операции нахаждения среднего арифметического, т.е, известны координаты концов интерполируемого отрезка, что в свою очередь однозначно определяет положение интерпалируемой прямой и не требуется в прямом виде знать тангенс наклона интерполируемой прямой, тем более передавать его на выход в случаенеобходимости. Кроме того, дешифратор 10формирует и передает на выход параметр10 Йь производной от входного параметра Я,п.А это обозначает следующее. Если требуется интерполировать Р =2 изначений междувхоДными отсчетами Ап и Аьзп, то вхоДнойинтерполятор вычьСлит Т = 2 интерполиро 15 ванных значений А п, при этом каждое знафс ьчение Ап имеет параметр йв = Йа-э.Следующий интерполятар вычислит междуи: терполированными значениями А и и1-1А п еще Т = 2 значений и т.д. На выходеэ20 последнего интерполятора будут значения-ГАвь =-О.Таким образом, линейный интерполятор обеспечивает выполнение процесса интерполяции в реальном масштабе времени25 с высокой точностью и повышенной помехоустойчивостью. При этом не требуется знание наклона интерполирующей прямой иинтервала интерполяции и интерполяторможет быть использован в телеметрии, вЗО связи, автоматике и др,Формула изобретения1. Линейный интерполятар, содержащ 1 лй тактовый генератор, двоичный счетчик,счетный вход которого подключен к выходу35 тактового генератора, регистр, первый сумматор, первый вход которого соединен спервым выходом регистра, первый информационный вход регистра является первыминформационным входом интерпалятара,40 о т л и ч а ю щ и й с я тем, чта с цельюповышения точности процесса интерполяции и расширения области прьлменения. внега введены шесть сумматоров, коммутатор, два дешифратара, блок управления,45 первый вход второго сумматора соединен спервым входом третьего сумматора и подключен к первому выходу регистра, второйвыход регистра подключен к второму входупервого сумматора, первому входу третьего50 сумматора, первому входу четвертого сумматора и первому информационному входукоммутатора, выход второго сумматора подключен к второму входу третьего сумматораи первому входу пятого сумматора, выход55 третьего сумматора подключен к второмувходу четвертага сумматора и первому входу шестого сумматора, вторые входы второго, третьего, пятага и шестого сумматоровподключены к выходу первого сумматора,информационные входы коммутатора, с вта1686408 10 ФигХ рого по восьмой, подключены соответственно к выходам четвертого, третьего, шестого, первого, .пятого, второго и третьего сумматоров, третий выход регистра подключен к входам первого и второго дешифраторов, выход первого дешифратора соединен с входом записи двоичного счетчика и первым входом блока управления, второй, третий и четвертый входы блока управления соединены соответственно с выходом тактового генератора, выходом двоичного счетчика и с управляющим входом регистра, первый, второй и третий выходы блока управления подключены соответственно к адресному входу коммутатора, входам записи и сброса двоичного счетчика, второй информационных вход регистра и управляющий вход записью регистра являются соответственно вторым информационным и управляющим входами интерполятора, первым, вторым и третьим выходами интерполятора являются соответственно выход коммутато 1 ра, выход второго дешифратора и второй выход блока управления.2, Интерполятор по и, 1, о т л и ч а ющ и й с я тем, что блок управления содержит 5 сумматор, буферный регистр, элемент задержки, триггер, элемент И, выход сумматора подключен к информационному входу регистра, выход которого соединен с первым входом сумматора, вход "Сброс" реги стра через элемент задержки подключен квходу "Установка" триггера, прямой выход триггера подключен к первому входу элемента И, выход элемента И соединен с управляющим входом "Запись" регистра, 15 первым, вторым, третьим и четвертым входами блока управления являются соответственно второй вход сумматора, второй вход элемента И, вход "Сброс" триггера и вход элемента задержки, соответственно пер вым, вторым и третьим выходами блока управления являются выход сумматора, выход элемента И и выход элемента задержки.орректор М. Кучерявая водственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 Заказ 3597 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5