Счетчик

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ИЗОБ ТЕНИЯ ПИСАН ТВУ 4) СЧ ЕТЧ И К ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕ(56) Букреев И,Н. и др, Микроэлектронныесхемы цифровых устройств, М.: Сов. радио,1975, с,99, рис,3.17,СгеЬепе А.В, Вроаг апб Моз Апао 9п 1 ецга 1 ег Сгси 1 Оезп 9, Неа тогс .оЬЮеу Ъ 5 опз, 1984. с,611, фиг,11,50. Изобретение относится к импульсной технике и предназначено для построения функциональных узлов цифровой техники и дискретной автоматики,Цель изобретения - упрощение, снижение потребляемой мощности и повышение быстродействия счетчика,На фиг.1 приведена схема двухраэрядного счетчика; на фиг.2 - временная диаграмма работы двухраэрядного счетчика; на фиг,3 - схема триггера с источниками тока: на фиг,4 - схема счетчика для п=4; на фиг.5 - пример реализации двухэмиттерного и двухколлекторного транзистора.Счетчик (фиг,1) содержит тактовый вход 1, первый и второй триггеры 2.1 и 2,2, три резистора 3.1-3.3, три транзистора 4.1-4,3, первые выводы резисторов 3.1-3,3 подключены к базе соответствующих транзисторов 4,1-4,3, второй вывод первого резистора 3.1 подключен к тактовому входу Ы 2, 1684925 А 1(57) Изобретение относится к импульсной технике и может быть использовано для построения функциональных узлов цифровой техники и дискретной автоматики, Счетчик содержит тактовый вход. первый и второй триггеры, три резистора и три транзистора. Каждый из триггеров содержит общий вывод, вывод питания, два транзистора и четыре резистора, при этом вместо двух резисторов в каждом триггере могут быть использованы два источника тока, Введение дополнительных эмиттеров и коллекторов транзисторов счетчика, а также новых связей позволяет упростить счетчик, снизить потребляемую мощность и повысить быстродействие счетчика. 4 з.п.ф-лы, 2 табл. 5 ил,1, второй вывод второго резистора 3,2 соединен с вторым выводом третьего резистора 3.3, первые управляющие выводы первого 2.1 и второго 2,2 триггеров соединены соответственно с первыми эмиттерами первого 4.1 и второго 4.2 транзисторов, а второй управляющий вывод 6 второго триггера 2.2 соединен с первым эмиттером третьего транзистора 4,3, первые коллекторы второго 4,2 и третьего 4.3 транзисторов соединены соответственно с базами третьего 4.3 и второго 4.2 транзисторов. Второй управляющий вывод 6 первого триггера 2.1 соединен с вторыми эмиттерами второго 4,2 и третьего 4.3 транзисторов, второй вывод второго резистора 3.3 подключен к тактовому входу 1, база третьего транзистора 4,3 подключена к первому коллектору первого транзистора 4.1, база первого транзистора 4.1 - к вторым коллекторам второго 4.2 и третьего 4.3 транзисторов, база второгокрытом состоянии все остальные 1 рл чисто. ры иэ 4,1 - 4,3. При формиро 1 и.1 ронта импульса на тактовом входе 1 (С 1) проис ходит переключение в лог,1 на;се; управ ляющих выводах 5 или 6р г еров подключенных к разным эмиттерлм идф ого открытого транзистора из числд 4 1 4 3, За тем, соответственно, другие управляющие выводы этих триггеров переключаются в лог,О, При формировании среза импульса на тактовом входе 1 (С=О) этот ранее открытый транзистор иэ числа 4.1-4.; .акрывается, так как на всех его эмиттерах действ ют уровни лог,1(Ове), а на его базе - Оо 2 Оиг и т.д,Разряды предложенного с отлика переключаются параллельно, поэтому выи 1 рыш в быстродействии при работе в управляющем режиме составит и раэПрименение источников 15 и 16 тока (фиг,3) обеспечивает снижение рабочих токов транзисторов 7 и 8, Источники тока могут быть выполнены на биполярных транзисторах другой проводимости, Для интегрального исполнения и разрядного счетчика резисторы 3.1 - 3.(и 1) могут быть выбраны с одним номинальным значением сопротивления Й 1. Первые эмиттеры и-го 4,и и (и+1)го 4,(и+1) транзисторов и все эмиттеры, кроме первых, всех и+1 транзисторов 4,1 - 4.(и+1) имеют номинальную площадь Яо, а первый эмиттер каждого 1-го транзисгора, кроме и-го и (и+1) го, имеег номинальнук площадь (и+1)8 о, причем первый резистор 11 и-го триггера 2,и и вторые резисторы всех триггеров 2,1 2,и имеют номинальное сопротивление Йо, а первый резистор каждого К-го триггера, кроме и- о, имеетНо номинальное сопротивление ---- Ви+1 -К этом случае у разных транзисторов 4,1- 4.(п+1) суммарная площадь всех эмиттеров будет одинаковой и равной и Зо, соответственно, плотность эмиттерного тока в насыщенном состоянии 1 о также будет одинаковой. 50.о,х о = ОСЕ + -- . 1 о,Но 55 06=0 Е 4. о5 о ),но т ранэистора 4,2 соединена с вторым коллектором первого транзистора 4,1.Триггер (фиг.1) содержит общий выход 7 и вывод 8 питания, два транзистора 9 и 10 и четыре резистора 11-14, первый управляющий вывод 5 соединен с базой второго транзистора 10 и первым выводом первого резистора 11, второй управляющий вывод 6 соединен с базой первого транзистора 9 и первым выводом второго резистора 12, вывод 8 питания подключен к первым выводам третьего 11 и четвертого 14 резисторов, коллектор первого транзистора 9 соединен с вторыми выводами первого 11 и третьего 13 резисторов, коллектор второго транзистора 10 соединен с вторымы выводами второго 12 и четвертого 14 резисторов, а эмиттеры первого 9 и второго 10 транзисторов подключены к общему выводу 7,На фиг,2 показаны сигналы на тактовом входе 1, на базах транзисторов 4,1, 4,2 и 4.3, сигналы на управляющих выводах 5 и бтриггеров 2.1 и 2,2 и сигналы на выходах счетчика а 1, аг,В состав триггера (фиг,3) входят источники 15 и 16 тока,Счетчик (фиг,4) содержит дополнительные триггер 2,3, резистор 3.4 и транзистор 4.4,Рассмотрим работу счетчика (фиг,1) в случае, когда выводы 8 питания триггеров 2.1 и 2,2 соединены с источником постоянного напряжения величиной Е ( Е1 В) и генератор импульсов подключен к тактовому входу 1 и общему выводу 7, Питание триггеров 2,1 и 2,2 может быть выполнено также от общего и раздельных источников тока, но работа счетчика в этих случаях будет аналогичной.Логические уровни сигналов без учета слияния токов утечки закрытых переходов приведены в табл.1 через значения ОВЕ и ОсЕ напряжений отрытого перехода база - эмиттер Ове и насыщенного перехода коллектор - эмиттер Осе, которые для кремниевых транзисторов при Т = 273 К составляют07 и 0,1 В,Функционирование счетчика поясняется последовательностью состояний, приведенных в табл.2.Выходы разрядов 01, 02 снимаются с коллекторов первых транзисторов 9 триггеров 2.1 и 2.2. При С=О на тактовом входе 1 закрывается один (ранее открытый) из транзисторов 4.1 - 4.3, а затем открывается другой транзистор, на все амит-геры которого поданы сигналы лог,О от управляющих выводов триггеров 2.1 и 2,2,Во всех коллекторах этого транзистора возникают токи. которые удерживают в за 5 10 15 20 25 30 35 40 45 Напряжения лог,0 на выводах 5 и 6 -го триггера 05 и Об Определяются по формулам: п +1 - 1)05 = Осе +.--- х П+ 1 - 1)Я,5 10 15 20 25 30 35 40 45 50 Напряжения ОБ и Об не зависят от номера триггера, О - 06. что обеспечивает широкую область устойчивой работы,Формула изобретения 1. Счетчик, содержащий тактовый вход, первый и второй триггеры, три резистора, три транзистора, первые выводы резисторов подключены к базам соответствующих транзисторов, второй вывод первого резистора подключен к тактовому входу. второй вывод второго резистора соединен с вторым выводом третьего резистора, первые управляющие выводы первого и второго триггеров соединены соответственно с первыми эмиттерами первого и второго транзисторов, второй управляющий вывод второго триггера соединен с первым эмиттером третьего транзистора, первые коллекторы второго и третьего транзисторов соединены соответственно с базами третьего и второго транзисторов, о т л и ч а ю щ и й с я тем, что, с целью упрощения, снижения потребляемой мощности и повышения быстродействия, второй управляющий вывод первого триггера соединен с вторыми змиттерами второго и третьего транзисторов, второй вывод второго резистора соединен с тактовым входом, база третьего транзистора подключена к первому коллектору первого транзистора, база первого транзистора подключена к вторым коллекторам второго и третьего транзисторов, база второго транзистора соединена с вторым коллектором первого транзистора.2. Счетчикпоп,1,отличающийся тем, что триггер содержит общий вывод, вывод питания, два транзистора и четыре резистора, первый управляющий вывод соединен с базой второго транзистора и первым выводом первого резистора, второй управляющий вывод соединен с базой первого транзистора и первым выводом второго резистора, вывод питания подключен к первым выводам третьего и четвертого резисторов, коллектор первого транзистора соединен с вторыми выводами первого и третьего резисторов, коллектор второго транзистора соединен с вторыми выводами второго и четвертого резисторов, а эмиттеры первого и второго транзисторов подключены к общему выводу.3. Счетчик по п,1, о т л и ч а ю щ и й с я тем, что триггер содержит общий вывод, два транзистора, два резистора и два источника тока, первый управляющий вывод соединен с базой егорао тоанзистора и первым выводом пе, лоо ре:." егора, второй управляющий вывод сое.инен с базой первого транзистора и идым выводом второго резистора, коллек . р первого транзис гора соединен с вторым выводом первого резистора и первым выводом первого источника тока, коллектор второго транзистора соединен с вторым выводом второго резистора и первым выводом второго источника тока, эмиттеры первого и второго транзисторов и вторыеыводы первого и второго источников тока соединены с общим выводом..4, Счетчик по п.1 с итриггерами (п: 3,4), о т л и ч а ю щ и й с я тем, что. с целью увеличения разрядности, содержит дополнительный триггер, дополнительный транзистор и дополнительный резистор, первый вывод которого соединен с базой дополнительного транзистора и с дополнительными коллекторами первых и+1 транзисторов, коллекторы дополнительного транзистора соединены соответственно с базами первых и+1 транзисторов, эмиттеры дополнительного транзистора соединены соответственно с вторыми управляющими выводами первых и и дополнительного триггеров, дополнительный эмиттер (п+1)-го транзистора соединен с первым управляющим входом дополнительного триггера, второй вывод дополнительного резистора соединен с вторым выводом первого резистора. 5. Счетчик по пп,2 или 3, о т л и ч а ющ и й с я тем, что п+1 резисторов имеют одинаковое номинальное сопротивление Й 1, первые эмиттеры и-го и (и+1)-го транзисторов и все эмиттеры, кроме первых, всех и+1 транзисторов имеют номинальную площадь Яо. а первый эмиттер каждого 1-го транзистора, кроме и-го и (и+1)-го, имеет номинальную площадь (п+1-1)Яо, причем первый резистор и-го триггера и вторые резисторы всех триггеров имеют номинальное сопротивление Йо, а первый резистор каждого К-го триггера, кроме п-го, имеет номиональное сопротивлениеп+1 - КфоЦоФ фох ах Фо ь0 хо ао - о х аи) й