Устройство для ввода аналоговой информации

(5 САН И Е И 3 С) БР ЕТЕ Н И Фиг ГОСУД АР СТ В Е ННЫ И КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР М 1425645, кл. 0 06 Р 3/05, 1987.Авторское свидетельство СССР М 1425644, кл. 6 06 Г 3/05, 1986, (54) УСТРОЙСТВО ДЛЯ ВВОДА АНАЛОГОВОЙ ИНФОРМАЦИИ(57) Изобретение относится к вычислительной технике и может быть использовано вм автоматизированных системах контроля аналоговых электрических схеМ и для ввода аналоговой информации в ЭВМ. Цель изобретения - расширение области применения устройства путем автоматической подстройки шага квантования при изменении частоты исследуемого сигнала. Устройство содержит АЦП, регистр, блок оперативной памяти, генератор ипульсов 5, счетчики, компаратор 6, элементы И-НЕ, шесть триггеров, элемент ИЛИ, элемент ИЛИ-НЕ, элементы И, элемент НЕ 7. 4 ил.(2) Е То То Тд Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах контроля аналоговых электрических схем и для обработки на ЭВМ аналоговых сигналов,Целью изобретения является расширение области применения устройства за счет автоматической подстройки шага квантования при изменении частоты исследуемого сигнала.В течение первого периода входного аналогового сигнала на выходах второго счетчика накапливается код где Тд - период входного аналогового сигнала;То - период сигнала тактового генератора;К - двоичный код, установленный на входах СО, С 1 С(К) устройства,В течение второго периода входного сигнала работа первого и второго счетчиков запрещается, а число кодов выборок входного аналогового сигнала, записанных в ОЗУ, следующее: Как видно из равенства (2), число кодов выборок входного сигнала не зависит от периода этого сигнала, а шаг квантования, с которым коды выборок заносятся в ОЗУ, прямо пропорционален периоду сигнала 2 Тд 4Ткв =2 То 1 =2 То -Тд, (3)То К где Ткв - период квантования,Таким образом, устройство автоматически подстраивает период квантования под частоту входного аналогового сигнала так, что в ОЗУ всегда записывается К выборок за один период, где число К задается входным кодом, Отсюда видно, что устройство может работать в широком диапазоне частот, что и определяет расширение области применения устройства.На фиг.1 и 2 представлена блок-схема устройства; на фиг,3 и 4- диаграммы, иллюстрирующие работу устройства.Устройство для ввода аналоговой информации (фиг.1 и 2) состоит из аналогоцифрового преобразователя (АЦП) 1, регистра 2, блока 3 оперативной памяти, первого счетчика 4, генератора 5 импульсов, компаратора 6, элемента НЕ 7, первого, вто 25 30 35 40 45 50 55 рого и третьего элементов И-НЕ 8-10. первого и второго триггеров 11 и 12, первого элемента И 13, третьего триггера 14, второго элемента И 15, первого дслителя 16 частоты, четвертого триггера 17, второго счетчика 18, третьего элемента И 19, четвертого элемента И 20, второго делителя 21 частоты, пятого тригера 22, элемента ИЛИ-НЕ 23, элемента ИЛИ 24, пятого элемента И 25, шестого триггера 26, шестого элемента И 27, четвертого 28 и пятого 29 элементов И-НЕ.Входными сигналами устройства являются входной аналоговый сигнал Овк и пороговое напряжение Опор, логические сигналы: сигнал сброса ОР, сигнал запуска ЗАГ)сигнал вида запуска В.Зуправляющийся сигнал установки режима С/В (снятие/выборка), сигнал чтения устройства ЧТ,У сигнал установки кода периода 7 СТ,К,Йсигналы кода числа кодов выборок входного аналргового сигнала СО, С 1 С(К), сигналы кода периода ЯО, 51.5(Г.-1),Выходными сигналами устройства являются сигналы кодов выборок входного аналогового сигнала 00, 010(М), выходные сигналы кода периода входного аналогового сигнала РО, Р 1, Р( -1), сигнал "Г отовность информации" (Г.И,).Устройство работает следующим образом.На информационные входы 00, 010(К) первого делителя 16 частоты подается код числа кодов выборок аналогового сигнала, Подается сигнал СБР, При подаче этого сигнала появляется логический "0" на выходе первого элемента И 13, в результате устанавливается логическая "1" на выходе 0 третьего триггера 14. На входе 5 второго триггера 12 - уровень логического "О". В результате на выходе 0 этого триггера - логическая "1" (сигнал С временной диаграммы, фиг,3), а на выходе 0 - уровень логического "0", который поступает на вход В первого триггера 11, устанавливая на его выходе 0 уровень логического "0" (сигнал В временной диаграммы, фиг.2). Поэтому на выходе второго элемента И 15, а следовательно, на входе предустановки Ч первого делителя 16 частоты, а также на входе В четвертого триггера 17 - состояние логического "0". вследствие чего запрещена работа этих элементов. После перевода сигнала (.БР в состояние логической "1" (момент времени Т 1) разрешается работа второго и третьего триггеров 12 и 14.Для перевода устройства в режим записи выборок входного сигнала (режим "Снятие") сигналом С/В устанавливается логическая "1" (момент времени Т 2). В результате этого положительным фронтомсигнала С/В на входе С третьего тригера 14 при уровне логической "1" на его входе О на его выходе 0 появляется сигнал логического "0", а на выходе 0 - логической "1", вследствие чего на выходе 0 второго триггера 12 устанавливается уровень логического "0", а на выходе 0 - логической "1", разреШая тем самым работу первого триггера 11. Так как сигнал логического "0" п рисутствует на втором входе элемента И 19 (сигнал С временной диаграммы, фиг.З), первом входе шестого элемента И 27, втором входе пятого элемента И 25, а следовательно, и на входах Я шестого триггера 26, на втором входе четвертого элемента И 20 и на его выходе, а также на входе Ч (предустановки) второго делителя 21 частоты, то запрещена работа делителя 21 частоты, пятого и шестого триггеров 22 и 26, Уровень логического "0" на втором дходе четвертого элемента И-НЕ 28 устанавливает состояние логической "1" на его выходе и запрещает тем самым работу счетчика 4С появлением сигнала логической "1" на выходе О третьего триггера 14 (сигнал 0 временной диаграммы, фиг.З) устанавливается уровень логического "0" на выходах 00, 010(-1) второго счетчика 18.В зависимости от уровня входного сигнала В.З. устройство может работать в двух режимах. Если сигнап В.З имеет уровень логического "0" на втором входе первого элемента И-НЕ 8 - сигнал логического "0", а на его выходе - сигнал логической "1", На входе 2 второго элемента И-НЕ 9 - уровень логической "1", и устройство работает от внешнего логического сигнала ЗАП, который поступает нэ первый вход второго элемента И-НЕ 9, инвертируясь, приходит на второй вход третьего элемента И-НЕ 10 и, еще раз проинвертировавшись, проходит на вход С первого триггера 11 (сигнал А временной диаграммы). Сигнал ЗАП формируется внешней схемои запуска. Если сигнал В.З. имеет уровень логической "1", то на входе 2 второго элемента И-НЕ 10 - уровень логического "0", а на входе третьего элемента И-НЕ 10 - уровень логической "1" и тем самым запрещено прохождение сигнала ЗАП и разрешено прохождение на вход С первого триггера 11 сигнала с выхода компаратора 6.При переходе сигнала О, через уровень Опор (временная диаграмма фиг.З, момент времени ТЗ) на выходе компаратора 6 появляется положительный фронт логичее ского сигнала и, дважды проинвертировавшись, проходит на вход С первого триггера 11 (сигнал А временной диаграммы, фиг,З), устанавливая в состояние логической "1"101520 25 его выход 0 В результате этого появляется уровень логической "1" на входе первого делителя 16 частоты и входе й четвертоготриггера 17, разрешая их работу. Одновременно устанавливается уровень логического "0" на выходе 0 первого триггера 11 и, следовательно. на первом входе и на выходепервого элемента И 13, в результате чего нэвыходе 0 третьего триггера 14 (сигнал О временной диаграммы, фиг.З) устанавливается уровень логического 0", разрешая работу второго счетчика 18 Входной сигнал УСТ,К,П. имеет высокий логический уровень, и запись входного кодэ 50, 51, Я 25(Е) во второй счетчик 18 не происходит. На входе В второго триггера 12 появляется сигналлогической "1", разрешая работу этого триггера,Когда на счетный вход первого делителя 16 частоты поступит К импульсов с выхода генератора 5 импульсов, нэ его выходе появляется уровень логического "0", который, поступив на второй вход второго элемента И 15 проходит на вход Ч первого делителя 16 частоты, в результате чео во внутренний регистр последнего запишется код СО, С 1 С(К) (код числа кодов выборок), после чего сигнал на выходе 7 возвращается в состояние логической "1" и инвертирует сиг нап на выходе 0 четвертого триггера 11, тэккэк нэ вход О этого тригерэ подан сигнал с выхода О. Каждый фронт сигнала с выхода О чегвертого триггера 17 (сигнал Е временнои диаграммы, фиг,З) инкрементирует вы ходной код 00, 01, О(3 -1) второгосчетчика 18.В момент второго перехода входногоаналогового сигнала через уровень Опор, соответсгвующий окончанию периода входно го сигнала или приходу второго импульсазапуска (момент времени Т 4 временной диаграммы, фиг.З), на входе Г первого триггера 11 формируется фронт сигнала, который устанавливает на выходе О этого триггера 45 (сигнал В временной диаграммы, фиг 3) уровень логического "0", так как на входе 0 первого триггера 11 до этого момента был уровень логического "0", Появление логического "0" на входе / первого делителя 16 частоты и на входе й четвертого триггера 17 запрещает работу этих элементов, Одновременно появление фронта сигнала на выходе 0 первого триггера 11 устанавливает на выходе О второго триггера 12 высокий логический уровень (сигнал С временной диаграммы, фиг,З), тем самым устанавливая на выходах элементов И 19 20, 25 и 27 высокий логический уровень и, следовательно, разрешая работу второго делителя 21 частоты, пятого и шестоо триггеров 22 и(4) 20 25 30 35 То 1 40 45 50 55 26 и счетчика 4 (на четвертом входе элемента И 19 - уровень логической "1" так как шестой триггер 26 установлен в состояние логического "О"). Также в этот момент установившийся на выходе 0 второго триггера 12 уровень логического "О" запрещает изменение уровней сигналов на выходах первого триггера 11. К моменту времени Т 4 (временная диаграмма, фиг.З) на выходах 00, 01Сф.-1) второго счетчика 18 и, соответственно, на входах 00, 010( -1) делителя 21 частоты, являющихся также выходами РО, Р 1,.,Р(Л) устройства, фиксируется код, численное значение которого пропорционально периоду входного аналогового сигнала: где Тд - период входного аналогового сигнала:То - период сигнала тактового генератора;К- код на входах СО, С 1С(К) устройства.Делитель 21 частоты и пятый триггер 22 работают аналогично элементам 16 и 17, Когда на счетный вход делителя 21 частоты поступитимпульсов с выхода генератора 5,импульсов, на выходе этого делителя частоты появляется уровень логического "О" и, поступив на вход элемента И 19, проходит на вход Ч делителя 21 частоты, в результате чего в регистр этого делителя вновь запишется код, установленный на выходах 00,01,0( -1) второго счетчика 18. После этого сигнал на выходе Л делителя 21 частоты вновь принимает уровень логической "1", и фронт этого сигнала инвертирует сигнал нэ выходах 0 и 0 пятого триггера 22, так как его выход 0 соединен с входом О. По фронту сигнала на выходе 0 пятого триггера 22 (сигнал Г временной диаграммы, фиг,З) происходит запись кода с выхода АЦП 1 в регистр 2, Сигнал на выходе элемента ИЛИ-НЕ 23 имеет низкий логический уровень (сигнал М временной диаграммы, фиг.З), так как на его первом входе - уровень логической "1"(сигнал С/В), поэтому уровень логической "1" появляется на выходе элемента ИЛИ (сигнал Н временной диаграммы, фиг.З) тогда, когда Р имеет высокий логический уровень. Запись происходит в блок 3 тогда, когда сигнал на выходе элемента И-НЕ 29 принимает уровень логического "О" (сигнал Р временной диаграммы, фиг.З), Это происходит тогда, когда на выходе 0 пятого триггера 22появляется уровень логической "1",Счетчик 4 работает следующим образом, Перепад "1" -ф "О" на входе+1 прямого счета инкрементирует код на его внутренних регистрах, а следующий за ним перепад "О" - "1" заносит этот код в выходной регистр (выходы счетчика 00, 010(К), Таким образом, соблюдается следующая последовательность(временная диаграмма, фиг.ЗО сигналы Е, Н, Р): запись в регистр 2, запись в блок 3, смена адреса. В момент времени Т 5 (фиг,З) происходит переход входного напряжения О через пороговый уровень (или проходит очередной импульс сигнала ЗАП), и на выходе третьего элемента И-НЕ 10 формируется фронт сигнала, который устанавливает на выходе 0 шестого триггера 26 низкий логический уровень. Вследствие этого уровень логического "О", появляется на входе элемента И 19, на выходе шестого элемента И 27 (сигнал ( временной диаграммы, фиг.З) и, соответственно, нэ втором входе четвертого элемента И 20 и на его выходе, В результате на входе Ч второго делителя 21 частоты и на входе й пятого триггера 22 устанавливается уровень логического "О", запрещая их дальнейшую работу и устанавливая на первом входе элемента ИЛИ 24 уровень логического "О",К этому моменту число кодов выборок, записанных в блок 3, равно: где 1 - код на выходах 00, 01, .0(1 -1) второго счетчика 18,На выходе 0 шестого триггера 26 устанавливается уровень логической "1". чтоявляется выходным сигналом, свидетельствующим об окончании процесса записи вблок оперативной памяти кодов выборок(сигнал Г.И, временной диаграммы, фиг,З).Одновременно появляется уровень логического "О" на первом входе пятого элементаИ-НЕ 29 (сигнал М временной диаграммы,фиг.З), устанавливая уровень логической "1"на входе Ж/й блока 3, что соответствуетрежиму чтения.Для осуществления считывания из блока 3 кодов выборок аналогового сигнала необходимо подать сигнал СБР. который,поступив на первый вход четвертого элемента И-НЕ 28, устанавливает на его выходесостояние логической "1", в результате чеговыходы 00, 010(К) счетчика 4 принимают состояние логического "О".После перевода сигнала СБР в состояние логической "1" (момент времени Тб вре 167243410 15 20 25 ЗО 35 40 50 55 менной диаграммы, Фиг,З) нужно перевести сигнал С/В в состояние логического "0", что соответствует переводу устройства в режим "Выборка". При этом на выходе четвертого элемента И 20 (сигнал М временной диаграммы, фиг,З) - уровень логического "0", а на входе Кlй блока 3 - уровень логической "1" (сигнал Р временной диаграммы, фиг,З), что соответствует режиму считывания из блока. На первом входе элемента ИЛИ-НЕ 23 - уровень логического "0", что разрешает изменение сигнала на выходе этого элемента (сигнал М временной диаграммы, фиг,З) при изменении сигнала ЧТ,У. При переводе сигнала ЧТ.У, в состояние логической "1" на выходе элемента ИЛИ 24 появляется низкий логический уровень (сигнал Н временной диаграммы, фиг.З) и происходит увеличение на 1 кода на внутреннем регистре счетчика 4, а также устанавливается код выборки на выходах 00. 010(К), соответствующий текущему адресу на адресных входах блока 3. При переводе сигнала ЧТ.У. в состояние логического "0" происходит увеличение на 1 кода на выходах 00, 01,. 0(К) счетчика 4. Эта процедура происходит до тех пор, пока все коды выборок не будут считаны с блока 3 (момент времени Т 8 временной диаграммы, фиг,З),Если нужно записать и считать с блока 3 коды выборок входного сигнала за время, которое задано входным цифровым кодом ЯО, 31,.,Я -1), необходимо подать этот код на входы ОО, О 1 0(-1) второго счетчика 18. установить в состояние логического "О" входной сигнал СБР (фиг 4), затем установить в состояние логической "1" входной сигнал С/В. Генератор 5 импульсов должен быть отключен. Далее нужно снять сигнал СБР. При переходе сигнала С/В в состояние логической "1" первый, второй и третий триггеры 11, 12 и 14 не изменяют своих состояний. так как на входе В третьего триггера 14 - низкий логический уровень. После снятия сигнала СБР надо установить входной сигнал УСТ.К.П. в состояние логического "0", е результате чего на выходах 00, 010(Ь 1) второго счетчика 18 будет установлен код периода ЯО, 51,Я), В дальнейшем сигнал УСТ, К, П. можно снять. После этого состояние устройства полностью идентично состоянию после момента времени Т 4 (фиг,З). Далее одновременно с приходом фронта сигнала на вход С первого триггера 11 (сигнал А временной диаграммы, фиг.4) нужно запустить генератор 5 импульсов, и дальнейшая работа устройства полностью аналогична работе с момента времени Т 4 до момента времени Т 8 временной диаграммы (фиг,З и 4),Таким образом, использование изобретения позволяет расширить область применения устройства путем автоматической подстройки шага квантования при изменении частоты исследуемого сигнала. Формула изобретения Устройство для ввода аналоговой инФормации, содержащее аналого-цифровой преобразователь, первый и второй счетчики, первый триггер, генератор импульсов, первый и второй делители частоты, первый элемент И, элемент ИЛИ, блок оперативной памяти, вход аналого-цифрового преобразователя является информационным входом устройства, выходы блока оперативной памяти являются информационными выходами первой группы устройства, адресные входы блока оперативной памяти соединены с выходами первого счетчика, от л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет автоматической подстройки шага квантования при изменении частоты исследуемого сигнала, в устройство введены регистр, элемент НЕ, элемент ИЛИ-НЕ, второй-шестой элементы И, первый-пятый элементы И-НЕ. второй - шестой триггеры, выходы аналого-цифрового преобразователя соединены с информационными входами регистра, выходы которого соединены с информационными входами блока оперативнои памяти. выход генератора импульсов соединен со счетными входами делителей частоты, первый вход компаратора является информационным входом устройства, второй вход компаратора подключен к источнику опорного напряжения, выход компаратора соединен с первым входом первого элемента И-НЕ, второй вход которого и вход элемента НЕ являются входом выбора режима запуска устройства,второй вход второго элемента И-НЕ соединен с выходом элемента НЕ, а первый вход является входом запуска устройства, выходы первого и второго элементов И-НЕ соединены с входами третьего элемента И-НЕ, выход которого соединен с тактовыми входами первого и шестого триггеров, прямой выход первого триггера соединен с первым входом второго элемента И и входом сброса четвертого триггера, а инверсный выход - с информационным входом первого триггера, первым входом первого элемента И и тактовым второго триггера, инверсный выход которого соединен с выходом сброса первого триггера, а прямойвыход - с первыми вхо. дами третьего, пятого и шестого элементов И и первым входом четвертого элемента ИНЕ, вторые входы первого элемента И ичетвертого элемента И-НЕ и вход установки в "1" второго триггера являются входом сброса устройства, выход первого элемента И соединен с входом сброса третьего триггера, инверсный выход которого подключен к входу сброса второго триггера, а прямой - к входу сброса первого счетчика, выходы которого подключены к входам предустановки второго делителя частоты и являются информационными выходами второй группы устройства, тактовый вход третьего триггера, вторые входы третьего и пятого элементов И и первые входы четвертого элемента И и элемента ИЛИ-НЕ являются управляющим входом устройства, входы предустановки первого делителя частоты и первого счетчика являются входами предустановки первой и второй групп устройства, выход второго элемента И является управляющим входом первого делителя частоты, выход которого соединен с вторым входом второго элемента И и тактовым входом четвертого триггера, инверсный выход которого соединен с информационным входом четвертого триггера, а прямой выход - со счетным входом первого счетчика, вход записи которого является входом записи устройства, выход третьего элемента И соединен с управляющим входом второго делителя частоты, выход которого соединен с третьим вхОдом третьего элемента И и тактовым входом пятого триггера, инверсный 5 выход которого соединен с информационным входом пятого триггера и первым входом пятого элемента И-НЕ, а прямой выход - с входом записи регистра и первым входом элемента ИЛИ, выход которого сое динен со счетным входом второго счетчика,вход сброса которого соединен с выходом четвертого элемента И-НЕ, выход четвертого элемента И соединен с входом сброса пятого триггера и вторым входом пятого 15 элемента И-НЕ, второй вход элементаИЛИ-НЕ является входом чтения устройства, выход элемента ИЛИ-НЕ соединен с вторым входом элемента ИЛИ, выход пятого элемента И соединен с входом сброса 20 шестого триггера, прямой выход которогоявляется выходом готовности устройства, а инверсный выход - с четвертым входом третьего элемента И и вторым входом шестого элемента И, выход которого соеди нен с вторым входом четвертого элементаИ, выход пятого элемента И-НЕ соединен с входом запись/чтение блока оперативной памяти,Пт 2 ТЗ й т 5 Я 77 СбР ГИС М иг.З ставитель И.Карнохред М.Моргентал О,Юрковецка р А.Осауленко Ко 3 284 ВНИИ КНТ СССР ст. /В А В Я Уст гЛ. Г/О А1 Тираж 384 ПодписноеГосударственного комитета по изобретениям и открытия 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина