Аналого-цифровой преобразователь

10 15 20 25 30 40. нормального напряжения на выход мультиплексора 16 проходит сигнал 21 разрешения режима заряда интеграторов. С выхода 50 Изобретение относится к радиотехнике, в частности к аналого-цифровым преобразователям, применяемым дляпреобразования сигналов, поступающих отвращающегося трансформатора или решающего устройства, в цифровые угловые величины, и может быть использовано вавтоматических радиокомпасах, радиопеленгаторах, гирокомпасах и других устройствах.Целью изобретения является. повыше-.ние точности преобразования.На фиг. 1 приведена функциональнаясхема АЦП; на фиг. 2 - диаграмма работыАЦП; на фиг, 3 - функциональная схема программного счетчика, на фиг, 4 - функциональная схема дешифратора; на фиг. 5 -функциональная схема детектора переходачерез ноль; на фиг. 6 - принципиальнаяэлектрическая схема демодулятора,Устройство содержит ключи 1 - 4, интеграторы 5 и 6; инвертор 7, детектор 8 перехода через ноль, демодулятор 9, тактовыйгенератор 10; программный счетчик 11, дешифратор 12, счетчик 13, элемент И 14, элемент И - Н Е 15, мультиплексор 16,пороговый элемент 17, амплитудный детектор 18.На фиг. 2 обозначены диаграммы сигнала 19 сброса.на втором выходе дешифратора 12, сигнала 20 разрешения режимазаряда интеграторов на пятом выходе дешифратора 12, соответствующего повышенному. входному напряжению, сигнала 21обнуления счетчика и разрешения режима 35заряда интеграторов на четвертом выходе дешифратора 12, соответствующего нормальному входному напряжению; сигнала 22разрешения режима преобразования на первом выходе дешифратора 12, сигнала 23 управления детектором перехода через ноль натретьем выходе дешифратора 12, сигнала 24с выхода демодулятора, сигнала 25 разрешения заряда интеграторов на выходе элемента15, сигнала 26 с выхода порогового элемента 4517, напряжения 27 на синусном входе АЦП,напряжения 28 на косинусном входе АЦП,напряжения 29 на выходе интегратора 5, напряжения 30 на выходе интегратора б, импульсов 31 на выходе элемента 14.Программный счетчик (фиг. 3) содержитэлементы НЕ 32 - 34, счетчики 35 - 38; элементы И - НЕ 39 - 41.Дешифратор (фиг, 4) содержит элемен-.ты И-НЕ 42, НЕ 43, ИЛИ-НЕ 44, И - НЕ 45, 55НЕ 46, ИЛИ-НЕ 47, И - НЕ 48 - 52, НЕ 53 и 54И-НЕ 55.Детектор перехода через нуль (фиг, 5)содержит инвертирующий компаратор .56,элементы И-:НЕ 57, НЕ 58; триггеры 59-61,Демодулятор (фиг. 6) содержит конденсатор 62, резистор 61, компаратор 64.Устройство работает следующим образом,В начальный момент времени 10 (фиг, 2) программный счетчик 11 и дешифратор 12 формируют сигнал 19 сброса, который поступает на управляющие входы интеграторов 5 и 6, Интегратор представляет собой операционный усилитель с емкостной обратной связью, В качестве ключа используется интегральная микросхема, открытое состояние которой соответствует подаче логического "0" на вход управления. В режиме сброса на выходах интеграторов 5 и 6 устанавливается нулевое напряжение, а ключи 1-4 находятся в разомкнутом состоянии.Одновременно на первый и второй входы амплитудного детектора 18 подается напряжение с информационных выходов вращающегося трансформатора. С выхода амплитудного детектора напряжение подается на вход порогового элемента 17.После окончания режима сброса в момент времени 11 (фиг. 2) начинается режим установки начальных условий. При этом с четвертого и пятого выходов дешифратора 12 на второй и третий входы мультиплексора 16 подаются сигналы 20 и 21 разрешения режима заряда интеграторов. С выхода порогового элемента 17 сигнал 26 подается на первый вход (управления) мультиплексора 16, На выход мультиплексора проходит один из сигналов 20 или 21 разрешения режима заряда интеграторов, причем при увеличении величины напряжения на входе АЦП на выход мультиплексора 16 проходит сигнал 20 разрешения режима заряда интегратора, а при наличии на выходе АЦП мультиплексора 16 сигнал подается на второй вход элемента 15, на первый вход которого подается сигнал 24 с выхода демодулятора 9, На выходе элемента 15 образуется сигнал 25 разрешения разряда интеграторов, при этом ключи 1 и 2 замыкаются и пропускают на интеграторы 5 и б определенную часть периода переменного напряжения. Во время режима установки начальных условий ключи 3 и 4 находятся в разомкнутом состоянии В момент окончания режима установкиначальных условий (12) интеграторы 5 и 6 заряжаются до напряжений, пропорциональных соответственно эп р и сов у), где р - угол поворота вращающегося трансформатора,1647898 5 10 15 20 25 30 50 55 В момент времени (с 2) начинается режим преобразования, при этом ключи 1 и 2. находятся в разомкнутом состоянии, а ключи 3 и 4 в замкнутом и образуют генераторпреобразования, состоящий из инвертара 7и интеграторов 5 и 6, в котором колебанияначинаются от наложенных нацальных условий - на выходе интегратора 5 образуетсясинусный сигнал 29, а на выходе интегратора 6 - косинусный 30,Косинусный сигнал поступает на первый вход детектора 8, который срабатывает,когда косинусный сигнал проходит черезноль с отрицательным наклоном (ц), Этапроисходит во второй или третий полупери.од колебаний генератора. Прохождение нуля во время первого полупериода неучитывается в целях предотвращения ошибки преобразования при малых углах,С выхода детектора 8 на элемент 14поступает сигнал, разрешающий прохождение тактовых импульсов на счетчик ";3, длительность которого пропорциональнаизмеряемому углу. При этом цисла импульсов, накойленное в счетчике 13, соответствует измеряемому углу.Детектор 8 работает следующим образом,С выхода интегратора 6 косинусный сигнал 30 поступает на инвертирующий компаратор 56, который формирует прямаугольн ыеимпульсы с фронтами, совпадающими с переходами через ноль косинуснога сигнала,С выхода компаратара 56 импульсы поступают на устройства выделения полажительногЬ фронта, выполненное на блоках 57-60,На выходе триггера 59 формируется положительный импульс, положение которогосовпадает с переходом касинусного сигнала через ноль с отрицательным наклоном,Длительность импульса равна периоду тактовой частоты, На триггере 61 формируетсяимпульс, передний фронт котарога совпадает с передним фронтом импульса свыхода59, а задний - с окончанием периода преобразования.Демодулятор представляет собой последовательно соединенные фэзавращатель и компаратор 6, Фазовращательподстраивается таким образом, чтобы фазавыходного сигнала совпадала с фазой сигналов на входах 27 и 28 при значении углаповорота вращающегося трансформатора 45. Формула изобретения1. Аналого-цифравой преобразователь, содержащий первый и второй ключи, выходы которых подключены соответственно к информационным входам первого и второго интеграторов, выходы третьего и четвертога ключей соединены соответственно с инфармационнымп входами первого и второго интегратарав, выход первого интегратора подключен к первому входу четвертога ключа, выход второго интегратора подключен к первому входу детектора перехода через ноль и выходу инвертара, выход которого подключен к перва му входу третьего ключа, вторые входы третьего и четвертого кл.очей объединены и падлючены к первому выходу дешифратара. второй выход которого подключен к управляащим входам первого и второго интеграторов, третий выход дешифратора подключен к второму входу детектора перехода через ноль, выход катарага падклачен к первому входу элемента И, второй вход которого обьединен с третьим входом детектора перехода через ноль, входам праграммнага счетчика подключен к выходу тактового генератора, выходы праграммнага счетчика подключены к соответствующим входам дешифратора, четвертый выход которо а подключен к первому входу счетчика, выход катарага является выходной шиной, второй вход счетчика падклю ен к выходу элемента И, псрвые входы первага и второго ключей абьединены и подключе ы к выходу элемента И-НЕ, первый вход которого подключен к выходу демодулятора, вход которого является первай линией источника апсрнаго напряжения, вторые входы первого и второго ключей явля атся саатветствснна входными шинами синуснага и касииуснага сигналов, а тл и ч а ю щи и с я тел, чта. с целью повышения точности преобразования, в нега введены мультиплексор, пороговый элемент и амплитудный детектор, первый и второй входы которого абьединены соответственно с втарыл 1 и входами первого и втарога ключей, выход амплитудного детектора подключен к перваму входу порогового элемента,выход,катарага подключен к первому входу мульгиплексара, выход которого подключен к второму входу элемента И-НЕ, втарп.; вход мультиплексора подключен к четвертому выходу дешифратара, пятый вь,хад которого падклачен к третьему входу мультиплексора, второй вход порогового элемента является отарой шиной источника опорного напряжения. 2. Преобразователь па п. 1, о т л и ч а ющ и й с я тел 1, чта программный счетцик выполнен на четырех счетчиках, трех элементах И-НГ и тг)ех элементах НЕ, счетный вход первого счетчика являетс входам праграмглнага счетчика, входы синхронизации первого, второго, третьсга и четвертого счетчиаа являются шиной нулевого потен1647898 50 циала, вход установки первого счетчика объединен с входом установки второго счетчика и через первый элемент НЕ соединен с выходом первого элемента И - НЕ, первый вход которого объединен со счетным входом вто рого счетчика и соединен с выходом первого счетчика, второй вход соединен с первым выходом второго счетчика, третий вход. - объединен со счетным входом третьего счетчика и соединен с вторым выходом вто рого счетчика, первый выход третьего счетчика соединен с первым входом второго элемента И - НЕ, второй вход которого объединен со счетным входом четвертого счетчика и соединен с вторым выходом третьего 15 счетчика, выход второго элемента И-НЕ через второй элемент НЕ соединен с установочным входом третьего счетчика, установочный вход четвертого счетчика через третий элемент НЕ соединен с выходом 20 третьего элемента И-НЕ, первый и второй входы которого соединены соответственно с первым и вторым выходами четвертого. счетчика, второй выход второго счетчика, первый, третий, четвертый и второй выходы 25 третьего счетчика, первый, третий и второй выходы четвертого счетчика являются соответственно первым, вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым выходами программного счетчика, 303, Преобразователь по и. 1, о т л и ч а ющ и й с я тем, что дешифратор выполнен на девяти элементах И-НЕ, четырех элементах ИЛИ-НЕ и четвертых элементах НЕ, вход первого элемента НЕ объединен с первыми 35 входами первого и второго элементов ИЛ ИНЕ и является восьмым входом и третьим выходом дешифратора, второй вход первого элемента ИЛ.И - НЕ объединен с вторым входом второго элемента ИЛИ - НЕ, первым 40 входом первого. элемента И - НЕ и является седьмым входом дешифратора, третий вход первого элемента ИЛИ - НЕ объединен с первыми входами второго и третьего элементов И - НЕ, вторым входом первого эле мента И - НЕ и является шестым входом блока, первый вход третьего элемента ИЛИ - НЕ объединен с первым входом четвертого элемента,ИЛИ-НЕ и является пятым входом дешифратора, втОрой вход третьего элемента ИЛИ - НЕ объединен с вторыми входами второго элемента И - НЕ и четвертого элемента ИЛИ-НЕ и является четвертым входом дешифратора, третий вход третьего элемента ИЛИ-Н Е объединен с входом второго элемента НЕ и является третьим входом дешифратора, первый и второй входы четвертого элемента И-НЕ являются соответственно первым и вторым: входами дешифратора, выход первого элемента НЕ соединен с первым входом пятого элемента И-НЕ, второй вход которого соединен с выходом первого элемента И. - .НЕ, а выход соединен с входом третьего элемента НЕ, выход которого соединен с первым входом шестого элемента И-НЕ и является первым выходом дешифратора, второй вход шестого элемента И-НЕ объединен с первым входом седьмого элемента И,-НЕ и соединен с выходом восьмого элемента И-НЕ, который является вторым выходом дешифратора, второй вход седьмого элемента ИНЕ объединен с первым входом восьмого элемента И-НЕ и соединен с выходом первого элемента ИЛИ - НЕ, второй вход восьмого элемента И-НЕ соединен с выходом третьего элемента ИЛИ-НЕ, выходы шестого и седьмого элементов И-НЕ соединены соответственно с входом четвертого элемента НЕ и первым входом девятого элемента И-НЕ, выходы четвертого элемента НЕ и девятого элемента И-.НЕ являются соответственно четвертым и пятым выходами дешифратора, второй и третий входы девятого элемента И-НЕ соединены соответственно с .выходами второго и третьего элементов И - НЕ, третий вход второго элемента И-НЕ объединен с вторым входом третьего элемента И-НЕ и соединен с выходом второго элемента ИЛИ - НЕ, третий вход третьего элемента И - НЕ соединен с выходом четвертого элемента ИЛИ - НЕ, четвертый и пятый входы второго элемента И-НЕ соединены соответственно с выходами второго элемента НЕ и четвертого элемента И - НЕ.1647898 Составитель А.Титоведактор Н,Лазаренко Техред М.Моргентал Коррект рняк аказ 1414 Тираж И 2 ПодписнОе ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10