Многоканальный программируемый генератор импульсов

(53) 621.3(08856) АвторскоеР 1359889, кл.2.03.86. Вюл.в идетельство ССОЗ К 3/64,2 ил ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМПРИ ГННТ СССР(54) МНОГОКАНАЛЬНЫЙ ПРОГРАММИРУЕМЬЙ ГЕНЕРАТОР ИМПУЛЬСОВ (57) Изобретение может быть использовано для построения широкодиапазонных многоканальных программируемых генераторов импульсных после довательностей в системах автоматизации и управления. Цель изобретения - расширение функциональных возможностей путем введения многоциклового режима работы при одновременном формировании нескольких импульсных последовательностей - достигается соединением выходов счетчика 15 циклов через мультиплексор 28 с информа ционными входами блока 29 памяти, в9 котором хранятся эталонные значения кодов количества циклов и их текущие значения. Окончание отработки цикла определяется блоком 18 сравнения. Программа формирования импульсных последовательностей хранится в блоке 3 памяти. Устройство также содержит генератор 1, распределитель 2 импульсов, шину 4 пуска, шину 5 данных, шину 6 записи, нату 7 обнуления, шину 8 выхода, шину 9 з.:виси, элемент ИЛИ 10, шину 11 установки, шину 12 обнуления, триггер 13, счетчик 14 адреса, элемент И 16, буферный регистр 17, элемент И 19, буферный регистр 20, элемент ИЛИ-НЕ 21, шину 22 управления, мультиплексор 23, триггеры 24, 25, элемент И-ИЛИ-НЕ 26, шину 27 управления, элемент ИЛИ-НЕ ЗО, элемент И 31, шину 32 записи, элемент ( И 33, элемент ИЛИ-НЕ 34, триггер 35, элемент ИЛИ 36, формирователь 37 им- , 3 пульсов, элемент ИЛИ 38, элемент ИЛИ-НЕ 39, элемент 40, триггер 41, 163879351015 30 40 Изобретение относится к импульсной технике и может быть использовано для построения широкодиапазонньп многоканальных программируемых генераторов импульсных последовательностей в системах синхронизации, автоматизированного контроля и управления, измерительных приборах и установках.Цель изобретения - расширение функциональных возможностей путем введения многоциклового режима работы при одновременном формировании нескольких импульсных последовательностей.На фиг.1 представлена функциональная схема многоканального программи-, руемого генератора импульсов, на фиг, 2 - временные диаграммы вго работы.Генератор импульсов содержит генератор 1, распределитель 2 импульсов, блок 3 памяти, шину 4 пуска,шину 5 данных, шину 6 записи , шину 7 2 обнуления, шину 8 выхода, шину 9 записи, элемент ИЛИ 10, шину 11 установки, шину 12 обнуления, триггер 13, счетчик 14 адреса, счетчик 15 циклов, элемент И 16, буферный регистр 17, блок 18 сравнения, элемент И 19, буферный регистр 20, элемент ИЛИ-НЕ 21, шину 22 управления, мультиплексор 23, триггеры 24 и 25, элемент. И-ИЛИ-НЕ 26, шину 27 управления, мультиплексор 28, блок 29 памяти, элемент . ИЛИ-НЕ 30, элемент И 31, шину 32 записи, элемент И 33, элемент ИЛИ-НЕ 34, триггер 35, элемент ИЛИ 36, формирователь 37 импульса, элемент ИЛИ 38, элемент ИЛИ-НЕ 39, элемент И 40 и триггер 41.Выход генератора 1 соединен с первым входом распределителя 2 импульсов, третий вход которого является шиной 4 пуска, Третий вход распределителя 2 импульсов соединен с шиной 7 обнуления, входами предустановки буферных регистров 17 и 20, вторыми входами элементов ИЛИ-НЕ 21, 34 и 39 и вторым входом элемента ИЛИ 38,. Первый выход распределителя 2 импульсов соединен с первым входом элемента ИЛИ 10 и первым входом элемента ИЛИ-НЕ 34, выход которого соединен с входам предустановки триггера 35, прямой выход которого соединен с входом разрешения счетчика 15 циклов и через формирователь 37 импульсов с первым входом элемента ИЛИ 36, выход которого соединенс тактовым входом счетчика 15.импульсов, вход предустановки которого соединен с выходоМ элемента ИЛИ-НЕ 39, первый вход которого соединен с выходом элемента И 40 и входом установки триггера 41, инверсный выход которого соединен с первым входом элемента И-ИЛИ-НЕ 26, выход которого соединен с входом разрешения счетчика 14 адреса, выходы которого соединены с адресными входами блоков 3 и 29 памяти. Второй выход распределителя 2 импульсов соединен с первыми входами элементов И 16, 19 и 33 и с первыми входами элементов ИЛИ НЕ 21и ИЛИ 38. Третий выход распределителя 2 импульсов соединен с тактовыми входами триггеров 24 и 25 и первым в 1 одом элемента И 40, второй вход которого соединен с выходом блока 18 сравнения, первые входы которого соединены с выходами счетчика 15 циклов и первыми входамимультиплексора 28, а вторые входысоединены с выходами буферного регистра 17, информационные входы которого соединены с информационными входами счетчика 15 циклов и с выходами блока 29 памяти, информационныевходы которого соединены с выходами мультиплексора 28, вторые входы которого соединены с информационными входами блока 3 памяти, первыми . входами мультиплексора 23 и шиной 5данных, Вход адреса мультиплексора 28 является шиной 27 управления.Четвертый выход распределителя 2 импульсов соединен с первым входом элемента И 31, выход которого соединен с первым входом элементаИЛИ-НЕ 30 второй вход которого является шиной 32 записи. Выход элемента ИЛИ-НЕ 30 соединен с входом разрешеяия блока 29 памяти. Вход разрешения блока 3 памяти является шиной 6 записи, а четвертый выход соединен с вторыми входами элементов И 16 и 19, третьи выходы блока 3 памяти соединены с информационными входами буФерного регистра 20, тактовый вход которого соединен с вы" ,ходом элемента И 19, второй выход блока 3 памяти соединен с информа- .ционным входом триггера 24, вйходкоторого соединен с третьим входомэлемента И-ИЛИ-ИЕ 26, второй вход51638793 6 которого соединен с прямым выходом вертому выходу блока 3, записывают- триггера 25, информационный вход ко- ся "1";торого соединен с первым выходом в ячейки памяти, соответствующие блока 3 памяти, с вторыми входами третьим выходам, записывается двоэлементов И 31 и 33 и входом стро- ичное число 1 бирования блаха 18 сравнения, пя- в остальные ячейки памяти блока 3 тые выходы блока 3 памяти являются записываются "0"; шиной 8 выхода. Второй вход элемен- в блок 29 памяти по адресу 1 эата ИЛИ 10 является шиной 9 записи, а 1 О писывается двоичный код, соответствыход соединен с тактовым входом вующий количеству импульсов, которые счетчика 14 адреса, информационные необходимо выдать по 1-му каналу, входы которого соединены с выхода- .т.е. двоичный код числа и. ми мультиплексора 23, адресный вход По адресу 2 в блоки 3 и 29 памяти которого является шиной 22 управле записывается следующая информация: ния, Входы предустановки триггеров в ячейки памяти блока 3, соответ и 25 соединены с выходом элемен- ствующие шине 8, третьим выходам и та ИЛИ-НЕ 21. Четвертый вход эле- второму выходу, записываются "0" мента И-ИЛИ-НЕ 26 соединен с прямьи в ячейку памяти, соответствующую выходом триггера 13 вход установки 20 первому выходу блока 3 памяти, запикоторого является шиной 11 установки, сывается "1" (наличие команды "Цикл а вход предустановки является шиной 3"), в остальные ячейки памяти это обнуления. Выходы буферного ре- го блока записываются "0", гистра 20 соединены с вторыми входа- в блок 29 памяти записываются "0". ми мультиплексора 23. Выход элемен По адресу 3 в блоки 3 и 29 памяти та И 33 соединен с вторым входом записывается следующая информация: элемента ИЛИ 36 и тактовым входом в ячейки памяти блока 3, соответтриггера 35, инверсный выход которо- ствующие 1-му и 11-му каналам шины 8 го соединен с Л-входом, а К-вход - и четвертому выходу блока 3, запис общей шиной. Выход элемента И 16 30 сываются "1", соединен с тактовым входом буферного в ячейки памяти блока 3, соответрегистра 17. Выход элемента ИЛИ 38 ствующие вторым выходам блока 3, соединен с входом предустановки триг- записывается двоичный код числа 1 гера 41. (код адреса возврата); в ячейки памяГенератор импульсов работает сле- ти этого блока, соответствующие втодующим образом. рому и первому выходам блока 3, заРассмотрим процесс формирования писываются "0"; реальной временной диаграммы по че- в ячейки памяти блока 29 записытырем выходным каналам (фиг.2 и-.м). вается двоичный код числа а. После прохождения и импульсов в ка- . 40 По адресу 4 в блоки 3 и 29 памянале 1 должен сформироваться импульс ти записывается следующая информав канале Т 1. Далее после прохожде- ция:ния ш импульсов в канале 1 Т должен в ячейку памяти, соответствующую сформироваться импульс в канале 111. первому выходу блока 3, записывается После прохождения к импульсов в ка "1"; в остальные ячейки памяти этого нале 111 должен сформироваться им- блока записываются "О", пульс в канале 17. Далее эта времен- в ячейки памяти блока 29 записы 1ная диаграмма должна повторяться бес- в ается 0конечное число ра з . По адресу 5 в блоки 3 и 29 памятиПредварительно генератор необхо записывается следующая информация: димо запрограммировать. в ячейки памяти блока 3, соответПрограммирование осуществляется ствуощие 1-му - 111-му каналам шипод управлением ЗВМ через стандарт- ны 8 и четвертому выходу блока 3, ный интерфейс. По адресу 1, определя- записываются "1";емому счетчиком 14 адреса, в блоки55в ячейки памяти блока 3 соответЭ 3 и 29 памяти записывается следую- ствующие третьим выходам блока 3, щая информация: записывается двоичный код числа 1в ячейки памяти блока 3, соответ- (код адреса возврата); в ячейки паствующие 1-му каналу шины 8 и чет- мяти этого блока, соответствующиевторому и первому выходам .блока 3,записываются "Оффв ячейки памяти блока 29 записьгвается двоичный код числа Е.По адресу 6 в блоки 3 и 29 памяти записывается следующая информа, цияфв ячейку памяти, соответствующуюпервому выходу блока 3, записывается "1", в остальные ячейки памятиэтого. блока записьваются "0"фв ячейки памяти блока 29 записываются "0".По адресу 7 в блоки 3 и 29 памятизаписывается следующая информация:в ячейки памяти блока 3, соответствующие Х-.му - 17-му каналам шины8 и четвертому выходу блока 3, записьваются "1"20в ячейки памяти блока. 3, соответствующие третьим выходам блока 3,записывается код числа 1 (код адреса возврата); в ячейки памяти блока3, соответствующие второму и первому выходам блока 3, записываютсятакже "0",в ячейки памяти блока 29 записывается число О.По адресу 8 в блоки 3 и 29 памяти 30записывается следующая информация:в ячейку памяти, соответствующуювторому выходу блока 3, записывается(наличие команды "Цикл 2"), востальные ячейки памяти этого блоказаписьваются "0"в ячейки памяти блока 29 записываются "0".На этом программирование многоканального программируемого генератора заканчивается. Принцип работы генератора заключается .в зацикливанииопределенных заданных ячеек памятиблока 3 памяти заданное количествораз. Количество циклов определяется 45информацией, записанной в блок 29памяти, и счетчиком циклов,В исходном, состоянии все триггеры И счетчики обнулены.Генератор 1 вырабатывает непрерывную последовательность прямоугольных импульсов типа "меандр" в соответствии с фиг.2 а, По сигналу "Пуск",поступающему на шину 4, распределитель 2 Формирует четырехимпульснуювременную диаграмму в соответствии сфиг.2 б-д. По импульсу И 1, поступйющему на тактовый вход счетчика 14адреса через элемент ИЛИ 10, счетчикТ 14 адреса устанавливается в состояние "1" осуществляя адресацию к первым ячейкам памяти блоков 3 и 29 памяти. Через элемент ИЛИ-НЕ 34 этотже импульс подтверждает обнуленноесостояние триггера 35, На этом действия, осуществляемые импульсом И 1,заканчиваются. При этом в первомканале шины 8 Формируется единичныйпотенциал,Далее распределитель 2 Формируетимпульс И 2, который. подтверждаетобнуленное состояние триггеров 24,25 н 41. Кроме того, так как на четвертом выходе блока 3 памяти присутствует .единичный потенциал, в буферный регистр 20 через элемент И 19записывается число 1 из блока 3 па-мяти.Это число является адресом возврата, который в дальнейшем переписывается в счетчик 14 адреса. В буферныйрегистр 17 из блока 29 памяти переписывается код количества импульсов(число и).Импульсы ИЗ и И 4 не изменяют состояния элементов и блоков генератора,так как из блока 3 памяти не поступают соответствующие разрешения.Далее распределитель 2 вновь формирует импульсы И 1-И 4. По импульсу И 1счетчик 14 адреса переходит в состояние "2" и осуществляет адресацию квторым ячейкам памяти блоков 3 и 29памяти.В первом канале шины 8 при этомформируется нулевой потенциал (такимобразом сформирован первый из и импульсов последовательности), Крометого, на первом выходе блока 3 памяти формируется единичный потен.циал, который в дальнейшем разрешает работу триггера 25, элементов И 31 и 33 н блока 18 сравнения.Так как триггер 35 находится пока в нулевом состоянии, то счетчик15 циклов находится в режиме записи параллельного кода, и импульсИ 2, пройдя через элементы И 33 н.ИЛИ 36, переписьвает параллельныйкод из блока 29 памяти в счетчик 15циклов. В данном случае это будетчисло О. Задним Фронтом импульса И 2триггер 35 устанавливается в "1" ипереводит счетчик 15 циклов из режима записи параллельного кода врежим последовательного счета. Позаднему Фронту импульса И 2 формнро 1638793 1040 45 50 ватель 37 формирует импульс, который, пройдя через элемент ИЛИ 36, добавляет +1 в счетчик 15 циклов, т.е. в счетчике циклов теперь хранится числоИмпульс ИЗ устанавливает в единичное состояние триггер 25. При этом на входе разрешения счетчика 14 адреса формируется нулевой потенциал и он переходит в режим записи параллельного кода. Однако параллельный код в него записывается только в следующем цикле работы распределителя 2Так как код в буферном регистре 17 (число и) не соответствует коду в счетчике 15 (число 1), то на выходе блока 18 сравнения присутствует нулевой потенциал н импульс ИЗ не проходит через элемент И 40 и не изменяет состояния триггера 41 и счетчика 15.По импульсу И 4 происходит перезапись числа из счетчика 15 через мультиплексор 28 в блок 29 памяти. Таким образом, по окончании данного цикла работы распределителя 2 по адресу 2 в блоке 29 памяти хранится текущий код (единица) счетчика циклов. Далее распределитель формирует следующий цикл, Однако так как триггер 25 находится в единичном состоянии, то счетчик .14 адреса находится в режиме записи параллельного кода и по импульсу И 1 через мультиплексор 23 в него переписывается код из буферного регистра 20 (в данном случае число 1), т.е, блоки 3 и 29 памяти вновь адресованы к ячейкам с номером 1. В первом канале шины 8 вновь формируется единичный потенциал, т.е. начинает формироваться второй импульс из числа и. Далее описанные, действия повторяются. При этом в начале каждого соответствующего цикла из блока 29 в счетчик 15 переписывается текущее значение счетчика 15 циклов, а в конце этого же цикла (по импульсу И 4) в блок 29 памяти переписывается новое текущее значение счетчика 15 циклов. В буфернйй регистр 17 из блока 29 памяти в каждом соответствующем цикле все время переписывается один и тот же код (число и), так как этот код хранится в ячейке памяти, содержимое, которой не подлежит изменению. По истечении и циклов содержимоесчетчика 15 циклов становится равным содержимому буферного регистра17 и на выходе блока 18 сравненияформируется единичный потенциал,который разрешает прохождение импульса ИЗ через элемент И 40. Приэтом обнуляются триггер 41 и счет 10 чик 15 циклов. Счетчик 14 адреса устанавливается в режим последовательного счетчика, и в следующем цикле работы распределителя 2 по импульсуИ 1 происходит добавление +1 в счетчик 14 адреса вместо перезаписи внего параллельным кодом адреса возврата. В счетчике 14 адреса находится код числа 3, и происходит адресация к ячейкам памяти блоков 3 и20 29 с адресом 3. При этом в 1-м и11-м каналах шины 8 формируютсяединичные потенциалы,По импульсу И 2 в буферный регистр 20 из блока 3 памяти записы 25 вается код адреса возврата (число 1),а в буферный регистр 17 из блока 29памяти записывается число ш. Дальнейшая работа генератора происходитпо описанному алгоритму: в следую 30 щем цикле работы распределение 2(значение счетчика 14 адреса равно 4) в Е-м и 11 каналах шины 8 формируются нулевые потенциалы, В счетчик 15 из блока 29 памяти переписывается текущий код количествациклов (вначале это будет число О).Далее к этому числу прибавляется +1,и новое значение счетчика 15 циклов переписывается в блок 29 памяти(в ячейки памяти с адресом 4). При этом триггер 25 определяет параллельную запись в счетчик 14 адреса, и в следующем цикле работы распределителя 2 осуществляется переход к адресу 1. Дальнейшая работа программируемого генератора аналогична описанному.За счет организации двустороннего обмена текущими значениями кодов количества циклов между счетчиком 15 циклов и блоком 29 памяти (а именно его ячейками с адресами 2,4 и 6) появляется возможность вложений циклов в пиклы, причем количество возможных вложений определяется только объемомблока 29 памяти. Так, при построении блока 29 памяти на микросхемах 541 РУ 1 емкостью 4 К максимальноеколичество возможных вложений сос 1638793тавляет 2048, что позволяет формировать очень сложные временные диаграммы, В рассматриваемом примере количество вложений равно 3. При этом используется, всего 6 ячеек памяти.Далее эти нормированные циклы вкладываются в бесконечный цикл, и вся временная диаграмма повторяется до тех пор, пока не произойдет принудительный останов генератора 1 или распределителя 2. Бесконечное зацикливание происходит за счет того, что в соответствующем разряде ячейки памяти с адресом 8 (а именно разряд, соответствующий второму выходу . блока 3 памяти) записана единица(команда "Цикл 2"). Следовательно, триггер 24 устанавливается в 11" и в следующем за этим цикле работы распределителя в счетчик 14 адреса записывается код адреса возврата (в данном случае 1), Кроме того, в памяти программируемого генератора может находиться несколько программ формирования различных временных диаграмм и может осуществляться их автоматическая смена в процессе работы генератора. Формула изобретения Многоканальный программируемый генератор импульсов, содержащий генератор, выход которого соединен с первым входом распределителя импульсов, первый выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с тактовым входом. счетчика адреса, информационные входы которого соединены с выходами первого мультиплексора, первые входы которого соединены с информационными входами первого блока памяти, адресные входы которого соединены с выходами счетчика адреса и адресными входами второго блока памяти, выходы которого соединены с информационными входами счетчика циклов, второй, третий элементы ИЛИ, первый триггер, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, в него введены четвертый элемент ИЛИ, с первого по пятый элементы И, первый, второй буферные регистры, с второго по пятый триггеры, с первого по четвертый элементы5 1 О 15 20 25 30 35 40 45 50 55 ИЛИ-НЕ, второй мультиплексор, формирователь импульсов, блок сравнения,элемент И-ИЛИ-НЕ, выход которого соединен с входом разрешения счетчикаадреса, вторые входы первого мультиплексора соединены с выходами первого буферного регистра, тактовыйвход которого соединен с выходом первого элемента И, первый вход которого соединен с вторым выходом распределителя импульсов, с первым входомпервого элемента ИЛИ-НЕ, с первымивходами второго, третьего элементовИ и с первым входом второго элементаИЛИ, выход которого соединен с входом предустановки первого триггера,инверсный выход которого соединен спервым входом элемента И-ИЛИ-НЕ,второй вход которого соединен с прямым выходом второго триггера, тактовый входкоторого соединен с тактовым входом третьего триггера, с третьим выходом распределителя импульсов и с первым входом четвертого элемента И, выход которого соединен с входом установки первого триггера и с первым входом второго элемента ИЛИ-НЕ, выход которого соединен с входом предустановки счетчика циклов, тактовый вход которого соединен с выходом третьего элемента ИЛИ, первый входкоторого соединен с выходом формирователя импульсов, вход которого соединен с прямым выходом четвертоготриггера и с входом разрешения счетчика циклов, выходы которого соединены с первыми входами блока сравнения и с первыми входами второгомультиплексора, вторые входы которого соединены с первыми входами первого мультиплексора, четвертый выход распределителя импульсов соединен с первым входом пятого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ-НЕ,выход которого соединен с входомразрешения второго блока памяти, информационные входы которого соединены с выходами второго мультиплексора,выход третьего триггера соединен с третьим входом элемента И-ИЛИ-НЕ, четвертый вход которого соединен с прямым выходом пятого триггера, первыйвыход распределителя импульсов соединен с первым входом четвертого элемента ИЛИ-НЕ, выход которого соединен с входом предустановки четвертого триггера, К-вход которого соединен4 1638793 а Составитель Ю. Сибиряк Техред М.Дидыа ректор Л Пилипенк актор А.Огар аказ 933 НИИПИ Государственного 113035, Тираж 472 Подписноемитета по изобретениям и открытиям при ГКНТ ССС сква, Ж, Раушская наб., д. 4/5 изводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10 с общей шиной, Л-вход - с инверсным выходом, а тактовый вход - свторым входом третьего элемента ИЛИи выходом второго элемента И, второйвход которого соединен со стробирующим входом блока сравнения, с вторымвходом пятого элемента И, с первымвыходом первого блока памяти и синФормационным входомвторого триггеравход предустановки которого соединенс входом предустановки третьеготриггера и с выходом первого элемента ИЛИ-НЕ, второй вход которогосоединен с вторым входом распределителя импульсов, с входами предустановки первого, второго буферныхрегистров, с вторыми входами второго четвертого элементов ИЛИ-НЕ и свторым входом второго элемента ИЛИ,второй выход первого блока памятисоединен с информационным входомтретьего триггера, третьи выходыпервого блока памяти соединены с 5информационными входами первого буферного регистра, четвертый выход.первого блока памяти соединен с вторым входом первого элемента И и вто 1 ц рым входом третьего элемента И, выход которого соединен с тактовымвходом второго буферного регистра,выходы которого соединены с вторыми входами блока сравнения, выходкоторого соединен с вторым входомчетвертого элемента И, выходы второго блока памяти соединены с информационными входами второго буферного регистра.20