Вычислительное устройство

(19) (11) 6 С 7/16 ф,1.,ь 1 л".И Ав ГОРСН ОСУДАРСТНЕННЫЙ КОМИТЕТДО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ ОССГ СВИДЕТЕЛЬСТВУ(71) Томский политехнический институт им, С.И,Кирова(56) Справочник по линейным схемам,/Под ред.Л.Шейнголд, Г.: Мир, 1977,с.380,фиг.3,6,2,Авторское свидетельство СССРпо заявке У 4291614/24-24,кл. С 06 С 7/16, 1987,(57) Изобретение относится к электрическим вычислительным устройствам иможет быть использовано в аналоговыхвычислительных машинах. Целью изобретения является повышение точности. Вьчислительное устройство содержит входы сигнала делителя 1, сигнала делимого 2, сигнала сомножителя 3, выход 4, с первого по восьмой масштабные резисторы 5-12, с первого поседьмой операционные усилителя 13-19,с.первого по четвертый блоки 20-23инверсии тока, с первого по девятыйлсгарифмирующие транзисторы 24-32,с первого по восьмой антилогарифмирующие транзисторы 33-40, первый и второй транзисторы 41, 42 смещения, спервого по седьмой токоограничительные резисторы 43-49, первый и второйнагрузочные резисторы 50 51, блок 52определения знака сигналов, шину 53нулевого потенциала. Работа устройства основана на реализации алгоритма вычисления путем логарифмированияи последующего антилогарифмированиясигналов. 2 з.п.ф-лы, 3 ил.Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговыхвычислительных машинах.11 елью изобретения является повышение точности.Ня фиг. 1 изображена функциональная схема вычислительного устройства, на фиг.2 и фиг.З - функциональные схемы блока инверсии тока и источника смещающего напряжения.Вычислительное устройство имеет входы сигнала-делителя 1, сигнала- делимого 2, сигнала-сомножителя 3, выход 4, с первого по восьмой масштабные резисторы 5-12, с первого по седьмой операционные усилители 13-19, с первого по четвертый блоки 20-23 инверсии тока, с первого по девятый логарифмирующие транзисторы 24-32, с первого по восьмой антилогярифмируюшие транзисторы 33-40, первый и второй транзисторы 41 и 42 смещения, с первого по седьмой токоограничительные резисторы 43-49, первый и второй нагрузочные резисторы 50 и 51, блок 52 определения знака сигналов, шину 53 нулевого потенциала, вход 54 и выход 55 блока инверсии тока, вось мой операционный усилитель 56, десятый логарифмирующий транзистор 57, . девятый антилогарифмирующий транзистор 58, восьмой токоограничительный резистор 59, источник 60 смещающего напряжения, первый и второй выходы 61 и 62 источника смещающего напряжения, Первый и второй отсекаютне диоды 63 и 64, опорный диод.65, балансировочный потенциометр 66, де вятый токоограничительный резистор 67, первую и вторую шины 68 и 69 питания.Вычислительное устройство работает следующим образом. 45Четвертый - седьмой операционныеусилители 16-19 четвертый - шестой логарифмируюшие транзисторы 27-29, пятый антилогарифмируюший транзистор 50 37, четвертый - восьмой масштабные резисторы 8 - 12 и четвертый и пятый токоограничительные резисторы 46 и 47 образуют одноквадрантное логарифмическое вычислительное ядро, реа,лизующее выражение.где Х - сигнал-делимое;2 - сигнал-делитель;У - сигнал-сомножитель,п - показатель степени.Шестой и седьмой масштабные резисторы 10 и 11 могут быть замененыпотенциометром для плавного изменения показателя степени, определяемого коэффициентом деления резистивного делителя, образованного пятым -восьмым масштабными резисторами9-12.Двухполярные напряжения на входахсигнала-делителя 1, сигнала-делимого 2 и сигнала-сомножителя 3 преобразуются в однополярные токи логарифмирующих транзисторов вычислительного ядра с помощью выпрямительных схем, образованных соответственно первым масштабным резистором 5,первый и седьмым логарифмирующимитранзисторами 24 и 30 и первым ишестым антилогярифмирующими транзисторами 33 и 38, первым операционным усилителем 13, первым токоограничительным резистором 43 и вторымблоком 21 инверсии тока по входу 1,вторым масштабным резистором 6,вторым и восьмым логярифмирующимитранзисторами 25 и 31, вторым иседьмым антилогарифмирующими транзисторами 34 и 39, вторым операционным резистором 44 и третьим блоком23 инверсии тока по входу 2 и третьим масштабным резистором 7, третьим и девятым логарифмирующими транзисторами 26 и 32 и третьим и восьмым антилогарифмирующими транзисторами 35 и 40, третьим операционнымусилителем 15, третьим токоограничительным резистором 45 и третьим блоком 23 инверсии тока по входу 3.1(аждая пара логярифмируюшулх и антилогарифмирующих транзисторов, входящих в состав описанных выпрямительных схем, содержит транзисторы противоположного типа проводимости, чтообеспечивает независимое прохождение сигналов обеих полярностей входных сигналов, При положительной полярности напряжения ня каком-либовходе устройства, например на входе2 сигнала-делимого, обратная связьвторого операционного усилителя 14замыкается через второй логарифмирующий транзистор 25 и второй токоограничительный резистор 44. В силуидентичности параметров и режима1 о 8 Х - 1 о 8 Е а п(1 о 8 Х - 1 о 8), 1 о 8 У +п(1 о 8 Х - 1 о 82). 5 16 работы второго логарифмирующего 25 и второго антилогарифмирующего 34 транзисторов их коллекторные токи равны и,пропорциональны отношению величин входного напряжения сигнала-делимого и второго масштабного резистора 6. Смена полярности напряжения на этом входе приводит к запиранию второго логарифмирующего 25 и второго антилогарифмирующего 34 транзисторов и замыканию обратной связи второго операционного усилителя 14 через второй токоограничительный резистор 44 и восьмой логарифмирующий транзистор 31. При этом его коллекторный ток, а также ток идентичного ему по параметрам и режиму работы седьмого антилогариф- мирующего транзистора 39 пропорциональны отношению величин входного напряжения сигнала-делимого и второго масштабного резистора 6.Третий блок 22 инверсии тока формирует на сном выходе ток, равный по величине и противоположный по направлению коллекторному току седьмого антилогарифмирующего транзистора 39, В результате суммарный ток коллектора второго антилогарифмирующего транзистора 34 и третьего блока 22 инверсии тока, поступающий на вход пятого операционного усилителя 17, пропорционален модулю сигнала на входе 2 сигнала-делимого. При смене полярности на входе 2 сигнала-делимого выходное напряжение второго операционного усилителя 14 практически- скачкообразно меняется с отрицательного на положительное с перепадом, превышающим 1 В. Поэтому это напряжение используется н качестве логического сигнала, несущего информацию о знаке напряжения на этом входе устройства.Аналогично осуществляется выпрямление сигналов на других входах устройства. Таким образом, режим работы четвертого - шестого логарифмирующих транзисторов 27-29 не зависит от полярностей входных сигналов устройства. Четвертый операционный усилитель 16 по цепи четвертый токоограничительный резистор 46, переход эмиттер - база четвертого логарифмирующего транзистора 27 задает ток коллектора, который равен суммарному току, определяемому выходным током второго блока 21 инверсии тока и током кол 19316 олектора первого антилогарифмирующеготранзистора 33, и пропорционален модулю сигнала на входе 1. При этом напряжение на переходе база в ,эмиттер четвертого логарифмирующего транзистора27 равно логарифму этого сигнала.Пятый операционный усилитель 17 поцепи шестой и пятый масштабные 10резисторы 10 и 9 переходы эмиттер -Эбаза четвертого и пятого логаридплруюших транзисторон 27 и 28 задаетток коллектора последнего, пропорциональный модулю сигнала на входе2, При этом на пятом и восьмом масштабных резисторах 9 и 12 формируются соответственно сигналы Шестой операционный усилитель 18 через пятый токоограничительный резистор 47, переход эмиттер - база шестого логарифмирующего транзистора 29 устанавливает коллекторный ток последнегопропорциональным модулю, сигнала на входе 3. Напряжение на эмиттерах четвертого и пятого антилогарифмирующих транзисторов 36 и 37 при этом не зависит от полярностей входных сигналон устройства и равно При нулевых напряжениях на базахидентичных друг другу четвертого и пятого антилогарифмирующих транзисторов 36 и 37 их коллекторные токи равны и пропорциональны выходному 40 сигналу устройства;аоаа 1 оа Тода. + о(1 овХ - 1 овЕ)= (-).Е 45 Функцией четырех блоков 20-21 инверсии тока является инвертирование коллекторных токов соответственно четвертого 36 и шестого - 50восьмого 38-40 антилогариймирующих транзисторов. Важно только,чтобы этот блок обеспечивал небольшое напряжение на своем входе (неболее 100 мВ), имел стабильный, 55легко регулируемый коэффициент передачи и высокое выходное сопротивление. Кроме того, желательнымявляется малая величина .или полноеотсутствие аддитинной составляющейпогрешности коэффициента преобразования этого блока, что обусловлено повышенной к ней чувствительностью схемы устройства..Блок инверсии тока работает сле 5 дующим образом.Поскольку в схеме вычислительного устройства входные токи блоков 20-23 инверсии имеют только одну по-.10 лярность, определяемую типом проводимости транзистора, подключенного коллектором к входу блока (прямую), то десятый логарифмирующий 57 и девятый антилогариймирующий 58 транзисторы должны иметь противоположную проводимость, то есть обратную. Тогда коллекторный ток десятого,логарифмирующего транзистора 57 за счет действия отрицательной обратной связи восьмого операционного усилителя 56 поддерживается равным входному однополярному току блока, В силу идентичности параметров и режима работы десятого логариймирующего 5 и де вятого антилогарифмируюшего 58 транзисторов их коллекторные токи пропорциональны и противоположны по направлению. Регулирование коэййициента передачи блока инверсии тока осуществляется с помощью источника 60 смещающего напряжения, создающего разность напряжений между базами десятого логариймирующего 57 и девятого антилогарифмирующего 58 транзисторов.Регулированием коэфйициентов пе 35 редачи блоков 20-23 инверсии тока за счет изменения величины выходного сигнала источника смещающего напряжения производится балансированиевходных и выходного сигналов уст-, ройства по полярностям. Необходимость в этом может возникнуть из-за возможного разброса пар логарийми" рующих и антилогариймирующих транзисторов входных преобразователей формы сигналов (выпрямителей) и четвертого и пятого антилогарифмирующих транзисторов 27 и 28 по тепловому току эмиттерного перехода ( напряжение смещения этих пар транзисторов).50 При этом также компенсируется и влияние разброса. параметров собственных транзисторов блока инверсии тока. Таким образом, йункцией источника 60 смещающего напряжения является формирование разницы напряжений между. базами десятого логарифмирующего 57 и девятого антилогариймирующего 58 транзисторов. Выходное напряжение источника 60 образуется между катодами первого 63 и второго 64 отсекающих диодов, через которые от отрицательной шины 68 питания с помощью балансировочного потенциометра бб задаются токи.Для обеспечения близкого к нулю напряжения относительно шины нулевого потенциала на выходных зажимах источника 60 и соответственно на коллекторных переходах десятого логарифмирующего 57 и девятого антилогариймирующего 58 транзисторов блока инверсии тока потенциал анодов первого 63 и второго 64 отсекающих диодов смещены на величину напряжения на открытом диоде 65, ток через который задается от положительной шины 69 питания спомощью девятого токоограничительногорезистора 67. Необходимая величина вы"ходного напряжения источника смещающего напряжения устанавливается соответствующим положением среднего вывода балансировочного потенциометрабб. При обеспечении равенства температур десятого логариймирующего 57и девятого антилогариймирующего 58транзисторов и первого и второго от-,секающих диодов 63 и 64 достигаетсяисключение температурного дреййа коэффициента передачи блока инверсиитока. Наилучшим условием для этогоявляется выполнение указанных элементов в одной интегральной транзисторной сборке, при этом для реализациидиодов может быть использовано диодноевключение транзисторов (с объединенными базой и коллектором),Проводящим состоянием четвертогои пятого антилогариймирующих транзисторов Зб и 37 управляет блок 52определения знака сигналов, являющийся по принципу действия логическимавтоматом, выходные сигналы которогоявляются логической йункцией выходныхсигналов первого - третьего операционных усилителй 13 - 15. При единичномсигнале на прямом выходе блока 52 открывается первый транзистор 41 смещения и его коллекторный ток создает падение .напряжения на первом нагрузочном резисторе 50, запирающеепятый антилогариймирующий транзистор37. Появление единичного сигнала наинверсном выходе блока 52 приводит кзапиранию четвертого антилогариймирующего транзистора 36 с помощью седь 1 б 1931 б 10, мого токоограничительнога резистора 49, второго транзистора 42 смещения и второго нагрузачнога резистора Транзисторы 41 и 42 смещения необходимы для исключения Вли 5 тния уров" ня логического нуля выходных сигналов блока 52 Определения знака сиг. Налов на потенциал базы пятова ичетвертого антилотари:1 ру 1 балх транзисторов 37 и Зб.1)сновным преиму:1 ествам вычисли "ель- НОГО УСтРОйСТВа ЯВЛЯЕТСЯ ВЫСОКатт ТС,Ч- ность. Относительная па. реьтносзь -:реабразования входного напряхсепия тга15 лтзбсм из таех вс).,ав устройства В ток СООТЬЕтетвт ЮЩЕГа ЛОГЬ)РИСЬ)ИРУ)С)ютЕГО транзистора вычт слительнага,.дра не зависит от полярности вход:,ага стлг - напа и ат напряжений смещения ;сил-; - телек вычислительнага ядра и усилите- -;п)1 бЛОКОВ ИНВЕРСИИ тОКа,Формула изобретения1. Вычислительное, устройство, садержашее первый, второй, третий, четвертьгт, пятый и шестой аператвлс)нныеусилители, к инвертирующаму входукаждого из которых подключен коллектор соответствующег о лагар ссттглрующегатранзистора, первые выв .ты первого,второго и третьего масштабных резисторов соединены соответственно с инВертирующими входами первого,. второЗгга и третьего операционных усилителей, а вторые выводы являются соответственно входами сигнала-делителя, сигнала-делимага и сигнала-сомножителя устроиства,седьмой аперацион 1 Оный усилитель, между инвертируютщлмвходом и выходам которого включенчетверть 1 й масштабный резистор, а егавыход является выходам устройства,эмиттеры первого, второго и третьегоантилагарис)мирующих транзисторов со -единены с змиттерами соответственнопервого, второго и третьего лагариймирующих транзисторов и с первымивыводами соответственна первогс,5".второго и третьего такааграничительных резисторов, вторые выва,ты которых подключены к влс)садам саатветст -Бенно первого, второго и третьегооперационных у иттителей и к входамблока определения знака сигналов,55коллекторы 1;ервого второго и третьего антилс)гарИхлиру)с)1 тих транзистараьпа 1 т ключ ены к инв ер тир ую 1 шлм входам соответственна четвер га; ). пятаг,. и ШЕСтаГО аг)ЕРаЦИОННЬт)С УС,1 ТЕттЕ 15. Мпттеры четвер гага и пятс.га ла. 11 р)тс 1 ми -РУЮЩХ ТРаН 3.1 СТОРОБ С 11 СД;1 НЕНЫ , С 1).ттУ собой и через четверть)й гакао аа:.тчительньг 1 резистор па.;к 511 вчены 1, ыха,"учетвер)агс опер: п 510111:с)гз успгп;г . я,:ЭЬ 57 Гт 1 ЕРЬ 1 ЧЕГВЗРТСГО 11 ПЯТОГО аНТИЛРга"исрмируюр 1 тю транзисторов соединеныс эмитт арам шестага лагрисэттрукз гатранзи=тор; - и .:ерез пят;1 й такаагра -нич)1 ге)тьньР т:езнстар падтсл:с)че 11 ь к выХОДУ ШЕГГОГО 0)-.РаЕД 1 аят:ОГО тг("1 ЛИТЕЛЯ.ервый Злак 1:нв : - рсии та)ся каллекта)1 ЕТЗ . С)т С 0 ЯНТИ 51 С)ГЯРАМ 551)УЮЩЕГО ТРанзпстат:а -;ер,;з первь)й блок инверсл:1тока пад:слюче;1 ы к ка).;.ек. Ору пятс)гоант)1 лагарис) ырут 01 чег а гран зис тот)я 11инвеетирующему входу сельмага ап.;рациагнс)г:, усилитеч, г)ергые выводы пятого:; шестага маск)табнь)х резистс-Он сае Вень) с базой четвертага ла: ариФмссруюцега транзистора, втарс.т" Выад:пестага масштабнага рез 11 ст 01)а и перв 11 Й вывод седьмс)гс. масштаанагарезпстсра подключены к выходу -.-ттаГО ОПЕРНПИОННОТ С УС 1.Л;1 ТЕ)тЯ, т.-. ГОРайВЫВап СЕДЬМОГО И ПЕРВЫЙ ЫВОД ВОСЬМОга масштабных резистаг, в соединеныс базой шестого логар 11 ст). тттр лвщеготранзистсра, змиттеры первсьга ивторого транзисторов смещения через шестой 1) ссдьмат 1 гс)коаграны:.ител ные резисторы сс единены соответственна с прямым и .-Нвегсным гыхадами блска определения знака сигналов, коллектор первсга транзистора смещения соединен с базой пятого антилогар;Юмируюшега транзистора и с первым вывопам первого нагрузачнога резистора, коллектор второго транзистора смещения соединен с базой четвертога антилогариймируюг 1 ега транзистора и с первым Выводом второго нагрузачного резистара, базь первого, второгс, третьег и пятого лагар)1 Лмирующих транзисторов, базы пергагс 1, Бг рого и третьего антилагарь)фмпрую 111 их транзС.старав, базы первого и гтарага тран - ЗИСТОРаВ СМСЩЕНПЯ, ВтОРЫЕ ВЫтОДЫ,",Я- того и восьмсгс; маспггасньтх резистсрав и первого и второго нстгрузочных резисторов падключень 1 к шине 1:улевагапотенциала, а т и и 1 а ю , е е с ятем, чта, с целью пс)ВЫ 1110111 я )ачнаст 11, в него Введен).1 седьмой, Восьмой и деВять 1 ла. ар 11 ЛЫрующ)1 е тра 113 истарн 11)ес гай, се.)ь ай и Вс 1 сьмат Нттт)тла 1 -рифмирующие транзисторы, второй, третий и четвертый блоки инверсии тока, базы седьмого, восьмого, девятого логарифщрующих транзисторов и шесто 5 го, седьмого и восьмого антилогарифмирующих транзисторов подключены к шине нулевого потенциала, эмиттеры седьмого логарифмирующего и шестого антилогарифмирующего транзисторов соединены с эмиттером первого логарифмирующего транзистора, эмиттеры восьмого логарифмирующего и седьмого антилогарифмирующего транзисторов подключены к эмиттеру второго логариф-мирующего транзистора, эмиттеры девятого логарифмирующего и восьмого антилогарифмирующего транзисторов спединены с эмиттером третьего логарифмируюшего транзистора, коллекторы седьмого, восьмого и девятого логарифмирующих транзисторов подключены к ннвертирующим входам соответственно первого второго и третьего операционных усилителей, коллекторы шестого, седьмого и восьмого антилогарифмируюших транзисторов через второй, третий и четвертый блоки инверсии тока подключены к инвертирующим входам соответственно четвертого, пятого и щестого операционных усилителей.2. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что блок инверсии тока содержит операционный усилитель, источник смещающего напряжения, логарифмирующий и антилогарифмирующий транзисторы, эмиттеры которых через токоограничительный резистор соединены с выходом операционного усилителя., инвертирующий вход которого соединен с коллектором логарифмирующего транзистора и является входом блока, выходом которого является коллектор антилогарифмирующего транзистора, базы логарифмирующего транзистора и антилогарифмирующего транзистора подключены соответственно к первому и второму выходам источника смещающего напряжения.3. Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что источник смещающего напряжения содержит первый и второй отсекающие диоды, опорный диод, токоограничительный резистор и балансировочный потенциометр, катоды первого и второго отсекающих диодов являются первым и вторым выходами источника и соединены соответственно с первым и вторым выводами балансировочного потенциометра, подвижный контакт которого подключен к первой шине питания, аноды первого и второго отсекающих диодов и опорного диода соединены с первым выво-дом токоограничительного резистора, второй вывод которого подключен к второй шине питания, катод опорного диода соединен с шиной нулевого потенциала.1619316 О.Отрадноворгентал Корректор .Самборскг оставител Техред й дактор К,Блан Подписное Т тета по изоб ва, Ж, Ра твенно-издат пьскиц комбинат "Патент", г. Ужгород, ул, Гагарина, 101 аз 50НИИПИ Госуд венного ко113035, Ио тени скан и Откро 1 тиях при ГКНТ СССаб., д, 4/5