Устройство для сопряжения источника и приемника информации

СОЮЗ СОВЕТСНИХСОЦИАЛИС:тИЧЕСНИХРЕСПУБЛИК 3/00 50 4 ОПИСАНИЕ ИЗОБРЕТ АВТОРСКОМУ СВИДЕТЕЛЬСТВУФ3 СУДАРСТВЕННЫЙКОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) Авторское свидетельство СССР У 1166125, кл. 6 06 Г 3/04, 1984.Авторское свидетельство СССР У 964649, кл. С 06 Р 13/02, 1981. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ (57) Изобретение относится к цифровой вычислительной технике. Может быть использовано в системах обмена данными в качестве устройства сопряжения различных по скоростным характеристикам источников и приемниковинформации и обеспечивает доступ кпроизвольным ячейкам памяти при обмене между источником и приемникоминформации, работающими на произвольных частотах. Целью изобретения является сокращение аппаратурных затратустройства. Оно содержит блок оперативной памяти, регистр., четыре формирователя импульса, элемент задержки,два элемента НЕ, два элемента ИЛИ,элемент И, элемент И-ИЛИ, первую группу элементов И-ИЛИ, счетчик, Для достижения цели введены вторая группаэлементов И-ИЛИ, третий элемент НЕ игенератор импульсов, 2 ил.1275454 Изобретение относится к вычислительной технике и может быть использованов системах обмена данными вкачестве устройства для сопряженияразличных по скоростным характеристикам источников и приемников информации.Целью изобретения является сокращение аппаратурных затрат и расширение класса решаемых задач.0На фиг. 1 представлена функциональная схема устройства; на фиг.2временные диаграммы работы устройства.Устройство содержит (фиг. 1) первый элемент НЕ 1, четвертый формирователь 2 импульса, элемент 3 задержки, элементы И 4 и 5 первого и третьего формирователей импульса, генератор 6 импульса, второй элемент НЕ 7, 20элемент И 8, счетчик 9, первую группу элементов И-ИЛИ 10, второй элемент ИЛИ 11, третий элемент НЕ 12,элемент И-ИЛИ 13, вторую группу элементов НЕ 12, элемент И-ИЛИ 13, вторую группу элементов И-ИЛИ 14, первый элемент ИЛИ 15, группу элементов И 16, элемент И-НЕ 17 второгоформирователя импульса, блок 18 оперативной памяти, регистр 19, интегрирующие цепи 20 первого - третьегоформирователей импульса, линии 2 1и 22 выходов синхронизации считывания приемника и записи источника информации, линии 23 и 24 выходов адре- З 5са записи источника н адреса считывания приемника информации, шину 25начальной установки устройства, линии 26 и 27 информационных выхода источника,и входа приемника информации. 40Устройство работает следующим образом,После включения питания по шине 25выдается обнуляющий сигнал единичногоуровня, который подается через элемент ИЛИ 15 на вход управления записью - считыванием блока 18, устанавливая его в режим записи, и разрешает прохождение импульсов с выходагенератора б через элемент И-ИЛИ 13на вход разрешения выборки блока 18и сигналов с выходов счетчика 9 черезэлементы И-ИЛИ 14, на адресный входблока 18, на информационный вход которого с выходов элементов И 16 по 55дается сигнал нулевого уровня. Таким образом, во время действия обнуляющего сигнала происходит записьнулевой информации в блок 18. Для обнуления всех ячеек памяти необходимо обеспечить такое соотношение между периодом импульсов, вырабатываемых генератором 6, и длительностью сигнала обнуления, при котором счетчик 9 за время действия сигнала обнуления производил бы перебор всех кодовых комбинаций.После окончания обнуляющего сигнала на выходе элемента НЕ 12 вырабатывается сигнал логической единицы, который разрешает прохождение сигналов с выходов элемента И-ИЛИ 10 через элементы И-ИЛИ 14 на адресный вход блока 18, сигналов с линий 26 через элементы И 16 на информационный вход блока 18, сигнала с выхода элемента ИЛИ 11 через элемент И-ИЛИ 13 на вход разрешения выборки блока 18.С помощью цепей 20, подключенных к входам элементов И 4 и 5 и И-НЕ 17, осуществляется задержка смены состояний выходов указанных элементов при смене уровней входных сигналов с нулевого на единичный, Величины сопротивлений резисторов цепей 20 должны быть такими, чтобы протекающий через них обратный входной ток логического элемента, например элемента И 5, обеспечивал падение напряжения, соответствующее напряжению логической единицы. При наличии на входе элемента И 5 сигнала нулевого уровня потенциал другого входа, к которому подключена цепь 20, также равен нулю, так как за счет вытекающего тока логического нуля напряжение источника питания падает на резисторе в цепи базы многоэмиттерного транзистора логического элемента И 5. Конденсатор разряжен через параллельно подключенный резистор. В момент поступления на вход сигнала единичного уровня начинается заряд конденсатора током, вытекающим с входа логического элемента И 5При этом выход элемента И 5 не меняет своего состояния до тех пор, пока конденсатор не заи рядится до напряжения, равного поро-, гу срабатывания. При смене уровня входного сигнала с единичного на нулевой задержка смены состояния выхода определяется только внутренней задержкой переключения логического элемента И 5. Во время отсутствия синхроимпульса считывания на линии 2 1 сигнал ну 1275454левого уровня с выхода формирователя 2 через элемент 3 задержки подается на вход элемента НЕ 7. Сигнал единичного уровня с выхода элемента НЕ 7подается через элемент ИЛИ 15 на 5вход управления записью - считыванием блока 18, удерживая его в режимезаписи, а также разрешает прохождение сигналов адресного кода записи,выдаваемого источником информациина линию 23, через элементы И-ИЛИ 10и 14 на адресный вход блока 18. Сигнал нулевого уровня с выхода формирователя 2 подается также через элемент И 5 на вход элемента ИЛИ 11. На 5вход элемента И 8 с выхода элементаИ 4 подается сигнал логической единицы.Запись информации, принимаемойиз источника на линии 26, осуществляется по синхроимпульсу записи, который принимается на линию 22 и черезэлементы И 8, ИЛИ 11 и И-ИЛИ 13 подается на вход разрешения выборкиблока 18. 25Считывание информации приемникомосуществляется следующим образом(фиг. 2 с),Во время отсутствия синхроимпульсов записи на линии 22 на.вход элеЗО мента ИЛИ 11 с выхода элемента И 8 подается сигнал логического нуля. По переднему фронту синхроимпульса считывания, поступающего из приемника информации по линии 2 1, формирователь 2 вырабатывает импульс, который через элемент 3 задержки поступает на вход элемента НЕ 7, на вход элементов И-ИЛИ 10 и на вход элемента ИНЕ 17. Во время действия этого импульс са на адресный вход блока 18 через элементы И-ИЛИ 10 и 14 подаются сигналы адресного кода считывания, поступающего из приемника информации по линии 24, а блок 18 устанавливается в режим считывания сигналом нулевого уровня с выхода элемента ИЛИ 15. На вход разрешения выборки блока 18 через элементы ИЛИ 11 и И-.ИЛИ 13 подается сигнал, полученный в резуль О тате задержки переднего фронта импульса с выхода формирователя 2 элементом И 5 с цепью 20 на входе. Во время действия этого сигнала на выходе блока 18 присутствует информа ция опрашиваемой ячейки, которая записывается в регистр 19 по отрицательному перепаду импульса нулевого уровня с выхода элемента И-НЕ 17, полученного в результате задержки переднего фронта и инверсии импульса с выхода элемента 3 задержки.Так как источник и приемник информации могут работать на произвольных частотах, то синхроимпульсы записи и считывания могут совпадать во времени.Рассмотрим ситуацию (фиг. 26), когда синхроимпульс считывания поступает по линии 2 1 во время записи информации. В этот момент выходы элементов И 4 и 8 переходят в нулевое состояние. Сигнал логической единицы на выходе элемента И 5 появляется относительно переднего фронта импульса с выхода формирователя 2 с задержкой, определяемой емкостью конденсатора цепи 20, На время этой задержки на выходе элемента ИЛИ 11 вырабатывается сигнал нулевого уровня, после чего выход элемента ИЛИ 11 возвращается в единичное состояние. В момент окончания импульса на выходе формирователя 2 на выходе элемента И 5 появляется сигнал логического нуля, На выходе элемента И 4 продолжает оставаться сигнал логического нуля за счет задержки, определяемой емкостью конденсатора цепи 20, подключенной к входу элемента 4. На время этой задержки выход элемента И 8 продолжает оставаться в нулевом состоянии, а на выходе элемента ИЛИ 11 вырабатывается сигнал логического нуля, после чего выход данного элемента возвращается в единичное состояние. Во время действия сигнала единичного уровня с выхода элемента 3 задержки блок 18 переводится в режим считывания, а на адресный вход блока 18 подаются сигналы адресного кода считывания с линией 24 через элементы И-ИЛИ 10 и 14.Во время смены адресных кодов записи - считывания и во время смены режима "Запись-считывание сигнал на входе разрешения выборки блока 18 отсутствует. Тем самым исключается возможность искажения информации как при записи, так и при считывании.Запись и считывание информации обеспечиваются при любом временном положении синхроимпульсов записии считывания относительно друг друга. В случае, рассмотренном выше фиг.28), происходит приостановка режима запи1275454 20 ь =ьь )ь о )ь -с,4 5 З 17 где с 25 30 35 си на время считывания, а затем возобновление записи. Если синхроимпульс записи поступает во время действия синхроимпульса считывания, то начало записи задерживается до окончания считывания. В случае, когда начало синхроимпульса .считывания совпадает с концом синхроимпульса записи, запись заканчивается в момент поступления синхроимпульса считывания без возобновленияДля обеспечения надежной записи информации необходимо, чтобы импульс, вырабатываемый формирователем 2, бьж, по крайней мере, вдвое короче синхро импульса записи. Кроме того, необходимо выдержать следующие временные соотношения.: время задержки элемента 3задержки;время задержки заднего фронта импульса элементом И 4;время задержки переднего фронта импульса элементом И 5время задержки переднего фронта импульса элементом И-НЕ 17. Формула изобретения Устройство для сопряжения источника и приемника информации, содержащее регистр, выход которого соединен с информационным входомприемника информации, а информационный вход - с выходом блока оперативной памяти, первую группу элементов И-ИЛИ, счетчик, соединенный выходом с первыми информационными входами элементов 45 И-ИЛИ первой группы, выходы которых подключены к адресному входу блока .оперативной памяти, элемент задержки, четыре формирователя импульса, два элемента ИЛИ, два элемента НЕ, 50 элемент И и элемент И-ИЛИ, причем выход первого элемента НЕ соединен через первый формирователь импульса с первым входом элемента И, входуправления записью считыванием блока .55 оперативной памяти соединен с выхочом первого элемента ИЛИ, первыйвход второго элемента ИЛИ подключенк выходу элемента И, о т л и ч а ющ е е с я тем, что, с целью сокращения аппаратурных затрат устройства,в него введены генератор импульсов,третий элемент НЕ, группа элементов И и вторая группа элементов ИИЛИ, причем синхровход регистра соединен через второй формирователь импульса с выходом элемента задержкии через второй элемент НЕ - с первымвходом первого элемента ИЛИ и первыми разрешающими входами элементовИ-ИЛИ второй группы, вторые разрешающие входы и выходы которых подключе"ны соответственно к выходу элементазадержки и вторым информационным входам элементов И-ИЛИ первой группы,первые разрешающие входы которых соединены с шиной начальной установкиустройства, вторым входом первогоэлемента ИЛИ, первым разрешающим входом элемента И-ИЛИ и входом третьегоэлемента НЕ, выходом подключенногок вторым разрешающим входам элемента И-ИЛИ, элементов И-ИЛИ первойгруппы и разрешающими входами элементов И группы, информационные входыкоторых подключены к информационному выходу источника информации, а выходы - к информационному входу блокаоперативной памяти, входом разрешения выборки, соединенногос выходомэлемента И-ИЛИ, первый информационный вход которого объединен с входомсчетчика и подключен к выходу генератора тактовых импульсов, второй информационный вход элемента И-ИЛИ соединен с выходом второго элементаИЛИ, второй вход которого соединенчерез третий формирователь импульсас входами первого элемента НЕ и элемента задержки и выходом четвертогоформирователя импульса, входом соединенного с выходом синхронизации считывания приемника информации, второйвход элемента И и первые информационные входы элементов И-ИЛИ второйгруппы подключены соответственно квыходам синхронизации записи и адреса записи источника информации, вторые информационные входы элементов И-ИЛИ второй группы подключенык выходу адреса считывания приемникаинформации.ираж 671осударственноголам изобретенийМосква, Ж, Ра Подписное митета ССС открытий ская наб