Программно-управляемый генератор синусоидальных колебаний

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 91 (111 3 В 19/00 САНИЕ ИЗОБРЕТЕНИЯ ИЕМЫЙ ГЕНЕРА 1 ЕВАНИЙ тся к рад зобретени и уровня выходатор содержитителя 2 и 18 ти частот,у-ль 4редачи, два блок автоматиство СССР19/00,25.0 ОСУДАРСТВЕННЫИ НОМИТО ИЗОБРЕТЕНИЯМ И ОТНРЫТРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Генератор сигналов высокочасныл ГЧ, Техническое описание.1981.Авторское свидетельУ 1427549, кл. Н 03 В 9(54) ПРОГРАММНО-УПРАВ ТОР СИНУСОИ 1 ВЛЬН 11 Х КО (57) Изобретение отно технике и связи, Цель увеличение стабильнос ного напряжения. Гене опорный г-р 1, два де частоты, датчик 3 сет с регулируемьм коэф.п у-ля 5 и 25 мощности,1451830 2рой делитель 18 частоты, счетчик 19 импульсов, блок 20 постоянного запоминания, преобразователь 21 кода, буферный регистр 22, второй ЦАП 23, фильтр 24 нижних частот, второй усилитель 25 мощности, преобразователь 26 уровня напряжения, сумматор 27, первый дешифратор 28, блок 29 формирования импульсов, инвертор 30, первый элемент И 31, второй элемент И 32, триггер 33.Блок 15 управления (фиг2) содержит первый дешифратор 34, триггер 35, первый и второй элементы ИЛИ 36, 37, первый и второй элементы И 38, 39, первый и второй счетчики 40, 41, пер" вый и второй инверторы 42, 43, регистр 44 сдвига, второй дешифратор 45, дифференцирующую КС-цепь 46,Блок 12 оперативного запоминания (фиг.3) содержит первый, второй и третий регистры 47 - 49 памяти, мультиплексор 50.Блок 29 формирования импульсов (фиг.4)содержит первый и второй элементы ИЛИ-НЕ 51,52, элемент И-НЕ 53, элемент И 54, регистр 55 сдвига.Программно-управляемый генератор синусоидальных колебаний работает следующим образом.Сигналы программного управления частотой и амплитудой выходного сигнала последовательно вводятся оператором посредством блока 14 ввода и Формации, с выхода которого управляющий сигнал поступает на вход первоИзобретение относится к радиотехнике и связи, предназначено для полу. чения синусоидальных колебаний по сигналам программного управления и может быть использовано в системах измерения и контроля.Цепью изобретения является увеличение стабильности уровня выходного напряжения.На фиг. 1 представлена структурная 10 электрическая схема программно-управляемого генератора синусоидальных колебаний; на Фиг, 2 - то же, блока управления; на фиг. 3 - то же, олока оперативного запоминания; на фиг, 4 то же,блока Формирования импульсов;на фиг. 5 а, б, в, г, д, е, ж, з, и - временные диаграммы, поясняющие работу программно-управляемого генератора колебаний, 20Программно-управляемый генератор синусоидальных колебаний (фиг.1) содержит опорный генератор 1, первый делитель 2 частоты, датчик 3 сетки частот, усилитель 4 с регулируемым25 коэффициентом передачи, первый усилитель 5 мощности, блек 6 автоматической регулировки усиления (АРУ), коммутатор 7,первый регистр 8 памяти, первый цифроаналоговыйпреобразователь 30 (ЦАП) 9, второй регистр 10 памяти, второй дешифратор 11, блок 12 оперативного запоминания, цифровой индикатор 13, блок 14 ввода информации, блок 15 управления, генератор 16 так товых импульсов, компаратор 17, вточеской регулировки усиления 6, коммутатор 7, два регистра 8 и 10 памя"ти, два ЦАП 9 и 23, два дешифратора11 и 28, блок оперативного запоминания 12, цифровой индикатор 13, блок14 авода информации, блок управления(БУ) 15, г-р 16 тактовых импульсов,компаратор 17, счетчик 19 импульсов,блок постоянного запоминания 20, преобразователь 21 кода, буферный ригистр 22, фильтр 24 нижних частот,преобразователь 26 уровня напряжения,сумматор 27, блок формирования им"пульсов 29, инвертор 30, два зл-та И 31 и 32 и трггер 33. В генератореосуществляется программное управление частотой и амплитудой выходногосигнала. При этом выходной сигналсинтезируемой частоты формируетсяметодом пассивного синтеза и производится установка уровня выходного напряжения. Цель достигается путем обеспечения сопряжения обоих каналов формирования выходного сигнала по уровню выходного напряжения. Устр-во поп. 2 ф-лы отличается выполнениемБУ 15. 1 з.п. Ф-лы, 5 ил.го дешифратора 34 и через дифференцирующую КС-цепь 46 на входы первого 40 и второго 41 счетчиков блока 15 управления а также на информаци 95 онные входы регистров 47 - 49 памяти блока 12 оперативного запоминания,Сигнал с выхода первого дешифратора 34 изменяет состояние триггера 35 и одновременно, пройдя первый элемент ИЛИ 36, производит установку начального состояния блока 12 оперативкого запоминания, освобождая первый 47, второй 48 и третий 49 регистры 15 памяти блока 12 оперативного запоминания от ранее введенной информации, после чего производится запись новой информации по тактовому сигналу с выхода дешифратора 34Импульсы,такто вой синхронизации с выхода генератора 16 тактовых импульсов поступают на вход синхронизации первого счетчика 40 и далее - через первый 42, второй 43 инверторы и регистр 44 сдвига - 25 на входы первого и второго элементов И 38, 39 (фиг. 5 в).Адресными выходами блока 15 управления являются выходы второго счетчика 41. Согласно поступающему на вход Зо мультиплексора 50 адресу производится опрос регистров 47 - 49 памяти блока 12 оперативного запоминания.Смена данных производится с окончанием ввода сигнала, после чего с35 выхода дешифратора 34 соответствующий импульс через второй элемент ИЛИ 37 поступает на вход первого элемента И 38 и далее на тактовый вход регистра 8 памяти, Установленное зна чение частоты выходного сигнала высвечивается на табло цифрового индикатора 13.В соответствии с установленным на выходе регистра 8 памяти кодом часто ты датчик 3 сетки частот, подключенный к опорному генератору 1 через первый делитель 2 частоты, вырабатывает синусоидальный сигнал, поступающий на вход усилителя 4, Блок 6 АРУ обеспечивает постоянство уровня выходного напряжения, а при изменении опорного напряжения, вырабатываемого первым ЦАП 9, позволяет изменять уровень выходного напряжения. С выхода усилителя 5 мощности сигнал установлечной частоты поступает на первый вход коммутатора 7, управляемого от триггера 33Если значение устанавливаемой оператором частоты превышает низкочастотный диапазон стабилизации уровнявыходного сигнала, то на выходе триггера 33 устанавливается состояние логического нуля за счет подачи на еговход импульсов с выхода элементаИ 31 (фиг. 5 е), образующихся присовпадении импульсов с выходов блока29 формирования импульсов (инвертированных инверторов 30), первого элемента И 38 и второго дешифратора 45блока управления, При этом состояниелогического нуля на выходе триггера33 переключает коммутатор 7, и сигналустановленной частоты с выхода первого усилителя 5 мощности поступает непосредственно на выход программно-управляемого генератора синусоидальныхколебаний. Кроме того, состояние логического нуля на стробирующем входекомпаратора 17 запрещает прохождениеимпульсов на вход второго делителя18,Если значение устанавливаемой оператором частоты находится в диапазонестабилизации уровня выходного сигнала, то триггер 33 устанавливается вединичное состояние за счет поступления на его вход импульсов с выходавторого элемента И 32 (фиг.5 и), образующихся при совпадении импульсовс гыходов блока 29 формирования им,пульсов (фиг, 5 ж, з), первого элемента И 38 (фиг. 5 б) и дешифратора45 блока 15 управления (фиг. 5 в)Состояние логической единицы свыхода триггера 33 поступает на входсумматора 27, что соответствует добавлению к значению текущего кода дополнительного адреса числа. Модифицированный таким образом код адресапоступает на вход второго дешифратора 28 и определяет запись значениячастоты в разряды регистра 8 памяти,которое оказывается больше высвечива"емого на табло цифрового индикатора13 в 10000 раз. Сигнал гашения незначащих нулей формируется блоком 29формирования импульсов (фиг, 5 г, д)при подаче информационного сигнала свыхода блока 2 оперативного значения на первый элемент 11 ЛИ-НЕ 51, асигналов управления (фиг. 5 а) - навходы элементов И-НЕ 53, и 54 и входсинхронизации регистра 55 сдвига.Сформированные импульсы гашения незначащих нулей с выхода второго эле30 6опорный генератор, первый делительочастоты и датчик сетки частот, последовательно соединенные первый усилитель мощности, блок автоматической регулировки усиления с регулируемым коэффициентом передачи, коммутатор, первый информационный вход которого соединен с выходом первого усилителя мощности, а выход является выходом программно-управляемого генератора синусоидальных колебаний, последовательно соединенные первый дешифратор и первый регистр памяти, выход которого соединен с управляющим входом датчика сетки частот, последовательно соединенные второй дешифратор второй регистр памяти и первый цифроаналоговый преобразователь, выход которого оперативного запоминания, выход котого регистра памяти, последовательносоединенные генератор тактовых импульсов и блок управления, управляю-,первый управляющий выход блока управления соединен с входом установки начального состояния блока оперативногозапоминания, о т л и ч а ю щ и й с я 45 частоты, счетчик импульсов, блок постоянного запоминания и преобразователь кода, буферный регистр, второйцифроаналоговый преобразователь,фильтр нижних частот и второй усилитель мощности, выход которого соединен с вторым информационным входомкоммутатора, преобразователь уровнянапряжения, выход которого соединенс опорным входом второго цифроаналогового преобразователя, последовательно соединенные блок формирования Формула изобретения 1, Программно-управляемый генератор синусоидальных колебаний, содержащий Прследовательно соединенные 5 14518мента ИЛИ-НЕ 52 поступают на инвертор 30 и второй элемент И 32.Разрядные выходы регистра 8 памяти управляют изменением частоты датчика 3 сетки частот и с выхода пер 5вого усилителя 5 мощности сигналустановленной частоты поступает навход компаратора 17, преобразующегосинусоидальный сигнал в прямоугольные импульсы, поступающие на входвторого делителя 18 частоты.Таким образом, в низкочастотномдиапазоне датчик 3 сетки частот вместе сусилителем 4 используется в качествеформирователя сигнала тактовой частоты,Выходной сигнал формируется методом пассивного синтеза, основанным на применении счетчика 19 как источника кода фазы и блока 20 постоянного запомина О соединен с управляющим входом блокания в качестве функционального пре- автоматической регулировки усиления,образователя кода Фазы в код значе- регистр сдвига, последовательно соений уровня выходного сигнала. Прохо- диненные блок ввода информации и блокдя через преобразователь 21 кода ибуферный регистр 22, сигнал преобра рого соединен с информационными вхозуется вторым ЦАП 23 в аналоговую дами первого регистра памяти и второформу и через фильтр нижних частоти второй усилитель 25 мощности поступает на вход коммутатора 7. При этомэквивалентный коэффициент деления Зо щий вход которого соединен с выходомвторого делителя 18 и счетчик 19 вы- блока ввода информации, адресный выбирается таким, что значение синтизи- ход блока управления соединен с вхоруемой частоты будет всегда совпадать дом второго дешифратора и адреснымсо значением на табло цифрового инди- входом блока оперативного запоминакатора 13. ния, первый, второй и третий тактоАналогично производится установка вые выходы блока управления соединеуровня выходного напряжения, при ны с тактовыми входами соответственэтом синхронизирующий сигнал через но первого и второго регистров памявторой элемент ИЛИ 37 и второй эле- ти и блока оперативного запоминания,мент И 39 поступает на тактовый входбуферного регистра 10, Двоично-десятичный код значения уровня сигналана выходе буферного регистра 10 преобразуется первым ЦАП 9 в опорное тем, что, с целью увеличения стабильнапряжение, подаваемое на блок 6 АРУ ности уровня выходного напряжения, ви преобразователь 26 уровня напря-него введены последовательно соедижения, которое является опорным для ненные компаратор, второй делительвторого ЦАП 23. Это позволяет обеспечить сопряжение обоих каналов формирования выходного сигнала по уровню выходного напряжения и получитьлучшую стабильность уровня выходногонапряжения в области нижних частот, 1451830импульсов, инвертор, первый элемент И, тригг ер и сумматор, выход которого соединен с входом первого дешифратора, второй элемент И, цифровой инБ дикатор, второй вход сумматора соединен с адресным выходом блока управления, выход триггера соединен со стробирующим входом компаратора и управляющим входом коммутатора, уп равляющий вход блока формирования импульсов соединен с вторым управляющим выходом блока управления, а информационный вход блока формирования импульсов соединен с выходом блока 15 . оперативного запоминания, второй и третий входы первого элемента И соединены соответственно с третьим уп" равляющим и первым тактовым выходами блока управления, выход второго эле О мента И соединен с вторым входом триггера, а первый, второй и третий входы второго элемента И соединены соответственно с выходом блока формирования.импульсов, третьим управ ляющим выходом блока управления и первым тактовым выходом блока управления, управляющий вход цифрового индикатора соединен с адресным выходом блока управления, а информацион- ЗО ный вход цифрового индикатора соединен с выходом блока оперативного запоминания, причем выход второго делителя частоты соединен с тактовым входом регистра сдвига, выход старшего разряда счетчика импульсов соединен с управляющим входом преобразователя кода и с входом старшего разряда буферного регистра, выход датчика сетки частот соединен с вхс дом усилите О ля с регулируемым коэффициентом передачи, выход которого соединен с входом первого усилителя мощности, информационный вход компаратора соединен с выходом первого усилителя мощ ности, информационный вход второго цифроаналогового преобразователя соединен с выходом регистра сдвига, а вход преобразователя уровня напряжения соединен с выходом первого цифроаналогового преобразовате 2. Генератор по п, 1, о т л и - ч а ю щ и й с я тем, что блок управления содержит последовательно соединенные первый дешифратор, триггер и первый элемент И, последовательно соединенные первый счетчик, первый инвертор регистр сдвига и второй элемент Й, последовательно соединенные второй счетчик и второй дешифратор, первый элемент ИЛИ, входы которого соединены с соответствующими выходами младших разрядов первого дешифратора, второй элемент ИПИ, выход которого соединен с вторыми входами первого и второго элементов И, а также второй инвертор, при этом входы второго элемента ИПИ соединены с соответствующими выходами старших разрядов первого дешифратора, выход второго инвертора соединен с информационным входом регистра сдвига, вход второго инвертора соединен с выходом старшего разряда первого счетчика, а первым, вторым и третьим тактовыми выходами блока управления являются выходы соответственно первого элемента И, второго элемента И и один из выходов старшего разряда первого дешифратора, адресными выходами блока управления являются разрядные выходы второго счетчика, а первым, вторым и третьим управляющими выходами блока управления являются выходы соответственно первого элемента ИЛИ, старший разрядный выход первого счетчика и второй разрядный выход второго дешифратора, вход первого счетчика объединен с входом второго счетчика и через введеннуую КС-цепь соединен с входом первого дешифратора, который соединен также с синхронизирующим входом триггера и является управляющим входом блока управления, выход старшего разряда первого счетчика соединен с синхронизирующим входом второго счетчика, третьи входы первого и второго элементов И соединены соответственно с выходом регистра сдвига и инверсным выходом триггера,а тактовым входом блока управления является тактовьй вход первого счетчика.1451830 5 4 ЯГц е,Составитель А.Стомахидактор А.Маковская Техред Л.Сердюкова орректор Г.Реаетни 54 изводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,Заказ 709 РНИИПИ Го рственного 113035,Тиражомит 79а по изобретен Ж, Раущска Подписноем и открытиям при ГКНТ СССнаб., д. 4/5