Устройство для определения взаимной корреляционной функции

(191 (И 44 04 С 15/3 ПИ ЗОБРЕТЕНИЕТЕПЬСТВУ К АВТОРСКОМ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ( 56) Мирский Г.Я. Аппаратурное определение характеристик случайных процессов. М.: Энергия, 1972, с. 132-13Авторское свидетельство СССР 9 691866, кл. С 06 Р 15/336, 1977.1( 54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ВЗАИМНОЙ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ .( 57) Изобретение относится к области вычислительной техники. Целью изобретения является повышение быстродействия. Устройство содержит генера тор 1 тактовых импульсов, делители 2, 3, 9, аналого-цифровые преобразователи 4, 5, коррелятор 6, триггеры 7, 22, элементы И 8, 12, 13, 1 О, 16, 24, элемент 11 задержки, экстремальный анализатор 14, элемент 15 сравнения, сумматор 19, регистры 17, 8, 20, 23, блок 21 памяти, В корреляторе производится вычисление поправки к коэффициенту деления делителя, задающего тактовую частоту обработки, которая определяется допплеровской частотой сигнала. Это позволяет увеличить дискретность изменения коэффициента деления, что повышает быстродействие обработки, 2 з.п, ф-лы, с 4 ил.Ъ ФИзобретение относится к вычислительной технике и может быть испо,пьзовано в устройствах пассивной радиолокации.5Целью изобретения является повышение быстродействия,На фиг. 1 приведена структурнаясхема устройства, на фиг. 2 - структурная схема коррелятора на Фиг.3структурная схема экстремального анализатора; на фиг. 4 - график работыустройства.Устройство (фиг,. 1) содержит генератор 1 тактовых импульсов, делители 2, 3, частоты, аналого-цифровые преобразователи 4, 5, коррелятор 6, триггер 7, элемент И 8делитель 9 частоты, элемент И 10,элемент 11 задержки, элементы И 12, 2013, экстремальный анализатор 14,элемент 15 сравнения, элемент И 16,регистры 17, 18, сумматор 19, регистр 20, блок 21, памяти, триггер22, регистр 23, элемент И 24, элемент ИЛИ 25.Коррелятор 6 (Фиг. 2) содержитблоки 26, 27 памяти, счетчики 2830, элемент И 31, элемент ИЛИ 32,формирователи 33, 34, элемент И 35, 30элемент ИЛИ 36, делитель 37, перемножитель 38, накопитель 39, делитель 40, элемент 41 задержки, элемент И 42, элементы ИЛИ 43-45, триггер 46, элемент И 47, элемент ИЛИ 48, 35триггер 49, элемент ИЛИ 50, выход51.Экстремальный анализатор 14(Фиг. 3) содержит регистры 52, 53,элемент 54 сравнения. 40Принцип работы устройства основывается на следующих положениях.Вследствие постоянного допплеровского сдвига спектра сигнала последний или сжимается, или растягивается по временной оси, С этой целью, т.е. для обратного растягива-ния или сжатия полученного сигнала,изменяется частота дискретизации одного из сигналов, т,е. делается переменной с помощью управляемого делителя частоты. Процесс вычисления взаимной корреляционной функции заканчивается вычислением максимальной величины. На фиг, 4 показано вычисление значений корреляционной функции при трех различных значениях коэффициента деления К К, Кэ. Осуществив параболическую интерполяцию, можно болееточно определить максимум корреляционной Функции. В предлагаемом устройстве и осуществляется вьделениетрех значений взаимной корреляционной функции в трех смежных точках,т,е. определяется максимальное значение, одно значение слева и однозначение справа и по этим точкам вычисляется более точное максимальноезначение корреляционной функции, т,е.более точно находится допплеровскийсдвиг.Устройство для определения взаимной корреляционной функции работает следующим образом.В исходном состоянии делитель 9, регистры 17, 18, 20, 23 обнулены.Триггер 22 находится в нулевом состоянии, На вход запуска поступаетимпульс запуска. Триггер 7 переключается в единичное состояние. Нулевой код с выхода делителя 9 через открытый элемент И 1 0 и элемент ИЛИ 25 поступает на вход задания коэффициента деления делителя 3 Тактовые импульсы с генератора 1 тактовых импульсов, разделенные делителями 2 и 3, поступают на запуск аналого-цифровых преобразователей 4, 5, благодаря чему входные сигналы подвергаются дискретизации с одинаковой частотой.На выходе коррелятора 6 вьдается взаимная корреляционная Функция. Выход корреллятора 6 при этом отключен от выхода устройства, так как элемент И 13 закрыт. Поэтому значения всех ординат коррелограммы поступают только в экстремальный анализатор 14, который вьдает на своем выходе код максимального значения ординаты взаимной корреляционной Функции данной реализации. Элемент сравнения 15 производит сравнение кодов, вьдаваемых с анализатора 14 и регистра 17. Если вновь поступивший от экстремального анализатора код превышает код, хранящийся в регистре 17, то на выходе элемента сравнения 15 вьдается единичный потенциал, что разрешает прохождение импульса через элемент И 16. В результате в регистр 20 за - писывается код, до этого хранившийся в регистре 17, в регистр 7 записывается код с выхода экстремального анализатора 4, а в регистр 18 записывается код с выход делителя 9.35 45 которая совместно со значением точкиК дает положение максимального значения. Эта поправка вычисляется вблоке 21 памяти, в ячейки памяти которого заложено вычисление выражения(1), пересчитанное в поправку к коэффициенту деления делителя 3, т.е. вячейке памяти этого блока предварительно записан результат вычислениявыражения (1), пересчитанный в поправку к коэффициенту деления делите 55,Триггер 22 устанавливается в единичное состояние, что разрешает работу элемента И 24. Если в следующем цикле код, выдаваемый в анализатор 14ф 5 меньше кода, хранящегося в регистре 17, то состояние регистров 17, 20 и 18 не изменяется, а в регистр 23 записывается код с анализатора 14 и триггер 22 устанавливается в нуле О вое состояние. Импульс с выхода окончания вычисления ординаты корреля-.тора 6 несет информацию о конце вычисления очередной ординаты корреляционной функции. Этот импульс изме няет состояние делителя 9. Изменение состояния делителя 9 приводит к изменению коэффициента деления делителя 3; т.е, начинается новый цикл вычислений взаимной корреляционной 20 функции. При появлении импульса на выходе делителя 9 триггер 7 устанавливается в нулевое состояние. Это приводит к открыванию элементов И 12 и 13. В процессе вычисления произошло выделение кода максимальной реализации взаимной корреляционной функции, амплитуда которой хранится в регистре 17, а состояние делителя - в регистре 18. В регистре 20 записан 30 при этом код амплитуды корреляционной функции в точке, ближайшей к точке максимума, находящейся слева от максимума, а в регистре 23 хранится код амплитуды корреляционной функции в точке, ближайшей к точке максимума, находящейся справа от максимума. В регистре 18 находится код делителя 9, соответствующий взаимной корреляционной функции в точке К. Используя 40 трехточечную параболическую интерполяцию, поправку к коэффициенту деления в точке 1 можно найти по выраже- нию ля 3. Поступившие коды с регистров17, 20 и 23 определяют ячейку памяти, в которой предварительно записанрезультат. Этот результат считывается с блока 21, суммируется в сумматоре 19 со значением кода, хранящимся в регистре 18, и поступает через открытый элемент И 12 и элементИЛИ 25 на вход делителя 3. Делитель3 начинает выдавать импульсы, максимально учитывающие допплеровскую частоту, В результате этого на выходеустройствате. на выходе элемента И 13, выдается взаимная коррелляциоиная фуйкция процесса, максимально учитывающая наличие допплеровского сдвига.Коррелятор 6 работает следующим образом.Так как импульсы квантования на входы запуска АЦП поступают в разное время за счет. разного коэффициента деления делителей 2 и 3, то реализоватьвычисление взаимной. корреляционнойфункции непосредственно затруднительно, поэтому поступающие на первый ивторой информационные входы коррелятора 6 коды записываются в блоки памяти 26 и 27 по импульсам квантования, поступающим на соответствующиевходы записи информации коррелятора.Вначале триггер 49 находится в единичном состоянии, а триггер 46 - внулевом. При полном заполнении блоков памяти,т.е, по заднему фронту импульса, с выхода последнего разряда счетчика 28 срабатывает формирователь 33 и вырабатывает импульс, который устанавливается триггер 49 в нулевое состояние, триггер 46 - в единичное, обнуляет счетчик 29 и устанавливает единичный код в сЧетчик 30. Начинается вычисление первой ординаты взаимной корреляционной функции, Для этого импульсы с выхода делителя 40 проходят через элемент И 47, элементы ИЛИ 32 и 43 на счетные входы счетчиков 28 и 29. Блоки памяти работаюттолько на.считывание. Считанные результаты перемножаются в перемножителе 38 и накапливаютсц в накопителе39. Заканчивается цикл вычисленияординаты корреляционной функции позаднему фронту с выхода предпоследнего разряда счетчика 28. По этому фронту срабатывает формирователь 34; с выхода которого импульс поступает15 30 40 5 14448 на выход окончания вычисленной ординаты коррелятора 6 а также устанавливает счетчик 28 в нулевое состояние, переписывает состояние счет 5 чика 30 в счетчик 29 и с задержкой, определяемой элементом 41, прибавляет к содержимому счетчика 30 единицу. Кроме того, этот импульс поступаетна вход делителя 37, Начинается цикл вычисления следующей ординаты взаимной корреляционной функции. В дальнейшем процесс работы корреляторааналогичен. По окончании вычисленийвсех ординат взаимной корреляционной функции на выходе делителя 37 вырабатывается импульс окончания вычислений коррелятора, по которому триггер 49 устанавливается в единичное состояние, а триггер 46 - в нулевоесостояние.Формула изобретения 1. Устройство для определения взаимной корреляционной функции, содержащее два аналого-цифровых преобраза вателя, коррелятор, генератор тактовых импульсов, три делителя частоты элемент" ИЛИ, экстремальный анализатор, первый триггер, элемент сравнения, три элемента И, два регистра, причем информационные входы первого и второго аналого-цифровых преобразователей являются соответствующими информационными входами устройства,выход и вход запуска первого аналого цифрового преобразователя соединенысоответственно с первым информационным входом коррелятора и с выходомпервого делителя частоты, вход которого соединен с выходом генераторатактовых импульсов, и с информационным входом второго делителя частоты,вход задания коэффициента делениякоторого соединен с выходом элемента ИЛИ, а выход соединен с входом за пуска второго аналого-цифрового пре"образователя, выход которого соединен с вторым информационным входом коррелятора, информационный выход которого соединен с информационным входом экстремального анализатора, выход которого соединен с первым входом элемента сравнения, выход первого регистра соединен с вторым входом эле 1 мента сравнения, инверсный выход пер; 55 вого триггера соединен с первыми входамипервого и второго элементов И, второйвход первого элемента И соединен синформационньм выходом коррепятора,12 6выход первого элемента И являетсявыходом устройства, выход второгоэлемента И соединен с первым входомэлемента ИЛИ, первый вход третьегоэлемента И соединен с прямым выходомпервого триггера, вход установки в"1" которого соединен с входом запуска генератора тактовых импульсов и является входом запуска устройства, о т л и ч а ю щ е е,с я тем,что, с целью повышения быстродействия, в него введены с четвертого пошестой элементы И, третий и четвертыйрегистры, элемент задержки, блок памяти, сумматор и второй триггер, прямой выход которого соединен с первымвходом четвертого элемента И, второйвход которого соединен с выходомокончания вычислений коррелятора, свторым входом третьего элемента И, свходом элемента задержки и с первымвходом пятого элемента И, второйвход которого соединен с выходом элемента сравнения, а выход соединен стактовыми входами первого, второгои третьего регистров и с входом установки в "1" второго триггера, входустановки в 1 О" которого соединен свыходом четвертого элемента И и с тактовым входом четвертого регистра, информационный вход которого соединенс информационным входом первого регистра и с выходом экстремальногоанализатора, разрядные адресные входы первой, второй и третьей группблока памяти соединены соответственно с разрядными выходами первого, третьего и четвертого регистров, выход первого регистра соединен с информационным входом третьего регистра, выход блока памятисоединен с первым входом сумматора,второй вход которого соединен с выходом второго регистра, а выход соединен с вторым входом второго элемента И, второй вход элемента ИЛИ соединен с выходом четвертого элемента И, первый вход которого соединенс прямым выходом первого триггера,а второй вход соединен с первым выходом третьего, целителя частоты, входустановки в "О" которого соединен свходом разрешения работы коррелятораи с входом установки в "1" первоготриггера, тактовый вход коррелятора соединен с выходом генератора тактовых импульсов, входы тактированиязаписи информации по первому и вто 1464812рому входам коррелятора соединены соответственно с выходами первого и второго делителей частоты, выход окончания вычислений ординаты кор 5 релятора соединен с входом разрешения записи экстремального анализатора, вход уставки в "О" которого через элемент задержки соединен с выходом окончания вычислений коррелято ра, выход первого элемента И соединен с информационным входом третьего делителя частоты, первый и второй выходы которого соединены соответственно с информационным входом второго ре 15 гистра и входом установки в "О первого триггера. 2, Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что коррелятор содержит два блока памяти, четыре элемента И, семь элементов ИЛИ, три счетчика, элемент задержки, два формирователя, два делителя, перемножитель, два триггера, накопитель, при чем выход накопителя является информационным выходом коррелятора, вход накопителя соединен с выходом пере- множителя, первый вход которого соединен с выходом первого блока памяти, информационный вход которого является первьп 1 информационным входом коррелятора, тактирующий вход записи информации первого блока памяти соединен с выходом первого элемента35 И и первым входом первого элемента .ИЛИ, выход которого соединен со счетным входом, первого счетчика, разрядные выходы которого соединены с соотв етс твующими разрядными адресными 4 О входами первого блока памяти, последний разрядный выход первого счетчика соединен через первый формирователь с первым входом второго элемента ИЛИ, с первым входом третьего элемента ИЛИ, с 45 входом установки в "1" первого триггера, с входом установки в "О" вто - рого триггера, прямой выход первого триггера соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого делителя, вход которого является тактовым входом коррелятора, информационный вход второго блока памяти является вторым информационным вхо 55 дом коррелятора, выход второго блока памяти соединен с вторым входом перемножителя, а разрядные адресные входы - с соответствующими разрядными выходами второго счетчика, счетный вход которого соединен с выходомчетвертого элемента ИЛИ, первый входкоторого соединен с выходом третьегоэлемента И, первый вход которого является входом тактирования записи информации по второму входу коррелятора, первый вход первого элемента Иявляется входом тактирования записиинформации по первому входу коррелятора, второй вход первого элемента И соединен с вторым входом третьего элемента И и с прямым выходомвторого триггера, инверсцый выходкоторого соединен с первым входомчетвертого элемента И, второй входкоторого соединен с выходом второгоформирователя, вход которого соединен с предпоследним разрядным выходом первого счетчика, вход установки в "О" которого соепинен с выходом пятого элемента ИЛИ, первыйвход которого соединен с информационным входом второго делителя, свходом элемента задержки, с входомразрешения записи второго счетчика,с выходом четвертого элемента И, выход которого является выходом окончания вычислений ординаты коррелятора, выход второго делителя соединенс первыми входами шестого и седьмого элементов ИЛИ и является выходомокончания вычислений коррелятора,вход установки в "О" второго делителя соединен с вторыми входами второго, пятого, шестого и седьмого элементов ИЛИ, входом установки в "О"третьего счетчика и является входомразрешения работы коррелятора, каждый разрядный выход третьего счетчика соединен с соответствующим разрядным входом второго счетчика, счетный вход третьего счетчика соединенс выходом третьего элемента ИЛИ, второй вход которого соединен с выходомэлемента задержки, вход установки в"О" второго счетчика соединен с выходом второго элемента ИЛИ, выходшестого элемента ИЛИ соединен с входом установки в "О" первого триггера,а выход второго элемента И соединенс вторыми входами первого и четвертого элементов ИЛИ.. Устройство по и. 1, о т л и чф;,ю щ е е с я тем, что экстремальный анализатор содержит два регистра, элемент сравнения, причеминформационный вход первого регистра является информационным входом экстр мального анализатора, вход разрешения записи первого регистра является входом разрешения записи экстремального анализатора, выход первого регистра соединен с информационным входом второго регистра и с первым входом элемента сравнения, выход которого соединен с входом разрешения записи второго регистра, выход кото рого соединен с вторым входом элемента сравнения и является выходом экстремального анализатора, вход установки в "О" второго регистра является входом установки в "О экс тремального анализатора.орректор В ненко едакто иткина аз 6503 5 0 Тира ВНИИПИ Государственногпо делам изобретений 13035, Москва, Ж, Рауш исное Производственно-полиграфическое предприятие, г. Узтород, ул. Проектная,и ч Ы(1) 704 Подкомитета СССРи открытийская наб., д. 4/5