Устройство для контроля и диагностики радиоэлектронной аппаратуры

ор я ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ И ТОРСНОМУ СЕИДЕ ГЕЛЬСТ(56) Авторское свидетельство СССР У 1 092508, кл. С 06 Р 11/00, 1 982,Авторское свидетельство СССР У 955075, кл. С 06 Р 11/26, 1980, 154) УСТРОЙСТВО ДПЯ КОНТРОЛЯ И ДИАГ НОСТИКИ РАДИОЭЛЕКТРОННОЙ АППАРАТУРЫ (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах автоматического контроля, диагностики и лок лизации неиспоавностей в радиоэлектронной аппаратуре, Целью изобретения является повышение достоверност контроля при,локализации, отказов до наименьшего съемного узла. Поставленн цель достигается тем, что устройство с держит блок 1 управления, распределитель 2 тактовых импульсов, блок памяти 3 программ контроля, дешифрат4 номера контрольной точки, дешифратор 5 признака устройства, дешифратор 6 признака функционального узла,коммутатор 7 контрольныхточек, блок 8сравнения, контролируемый объект 9,группы 10-12 элементов И, блок 13памяти отказавших устройств, дешифратор 14 кода программ, кодопреобразователь 15, накопитель 16 адресовпораженных узлов, согласующее 17и решающее 18 устройства, дешифра-.тор 19 адреса неисправного функционального узла, блок 20 индикации адресанеисправности и блок 21 регистрациинеисправности, что позволяет разрешить контроль технического состояниярадиоэлектронной аппаратуры на заданное число уровней. 3 з.п. ф-лы,4 ил,Изобретение относится к ньчислительной технике и может быть использовано в устройствах автоматического контроля, диагностики и локализации неисправностей н радиоэлектронной аппаратуре.1 ель изобретения - повышение достонерности контроля при локализации отказов до наименьшего съемного узла.ОНа фиг, 1 показана функциональная схема устройства; на фиг. 2 - схема блока управления; на фиг. 3 - функциональная схема распределителя тактовых импульсов; на Фиг, 4 - Функциональная схема решающего устройства.Устройство (Фиг. 1) содержит блок ; управления, распределитель 2 тактовых импульсон, блок 3 памяти программ контроля дешифратор 4 номера конт;рольной точки, дешифратор 5 признакаустройства, дешифратор 6 признака функционального узла, коммутатор 7 контрольных точек, блок 8 сравнения,контролируемый объект 9, блоки 1 0 - 25 12 элементов И, блок 13 памяти от казавших устройств, дешифратор 14 кода программ, кодопреобразонатель1 5, накопитель 1 6 адресов неисправных узлов, согласующий 17 и решающий 18 блоки, дешифратор 9 адреса неисправного функционального узла, блок 20 индикации адреса неисправности, блок 21 регистрации неисправ- ности Блок 1 (фиг. 2) состоит из триг-гера 22, счетчика 23 импульсов, регистра 24 адреса, дешифратора 25,элемента ИЛИ 26, первого 27, второго 28, третьего 29, четвертого 30 ипятого 31 элементов И, блока 32 элементов И,Распределитель 2 тактовых импульсов (фиг. 3) состоит из первого триггера 33, первого 34 и второго 3545счетчиков, второго триггера 36, первого 37 и второго 38 делителей частоты, первого 39 и второго 40 дешиф"раторов, мультиплексора 41, элемента НЕ 42, второго 43, первого 44 итретьего 45 элементов И.Решающий блок 18 (фиг, 4) состоитиз счетчика 46, первой 47 и второй48 декад давления тактовых импульсов,дешифратора 49 единиц, дешифратора50 десятков, дешифратора 51 сотен,демультиплексора 52, регистра 53,дешифратора 54 код программ, элемента 55 памяти, элемента 56 сравнения,первого 57 и второго 58 элементов И,Устройство работает следующим образом,Контроль системы начинается с поступления на вход блокауправлениясигнала "11 уск". По этому сигналун блоке управления формируются сигналы, управляющие блоком 3 памятипрограмм контроля и распределителем2 тактовых импульсов. Сигналы, поступающие из блока 1 управления в блок3 памяти программ контроля определяют последовательность отработкипрограммы контроля всей системы,условно разбитои на устройство контроля, а сигналы, поступающие из блока 1 управления в распределитель 2тактовых импульсон, определяют последовательность выхода рабочих импульсов и режим работы устроиства автоматизированного контроля, Б начале отработки программы контроля распределитель таковых импульсов "разрешает" отработку программы на уровнеусловных устройств и "запрещает" отработку программы на уровне функциональных узлов,Если после опроса на уровне устройств всех контрольных точек контролируемого объекта 9, связанного спомощью дешифратора 4 номера контрольных точек с олоком 8 сравненияустройства контроля, не обнаруживается ни одной неисправности, то навыходе блока 8 сравнения формируетсясигнал Норма", который поступает вблокуправления и в зависимости отвыбранного режима проверки устройство контроля ожидает ноного запускалибо оператором от очередного сигнала "Пуск" (разовый режим), либо отвременной метки (нременный режим),либо непосредстненно после приходасигнала Норма" (циклический режим).В случае обнаружения неисправностей на уровне устройств блок 8 сравнения Формирует сигнал "Отказ".Сигнал "Отказ", появляющийся прикаждом обнаружении неисправности, через блок 10 элементов И, на вторые входы которого поступает с дешифратора5 признака устройства код неисправного устройства, записывает н блок 13памяти отказавших устройств коды всехнеисправных устройств,По окончании проверки системы науровне устройств коды всех неиспран 1432463ных устройств считываются с помощьютактовых импульсов распределителя 2из блока 13 памяти отказавших устройств на информационные входы дешиф 5ратора 14 кода программ, на управляющие входы которого поступает одна изпоследовательностей тактовых импульсов от распределителя 2, В зависимости от сочетания кодов отказавших уст- Оройств контролируемой системы с помощью дешифратора 14 кода программи кодопреобразователя 15 на вход блока 1 управления поступает тот илциной код, определяющий выбор дальнейшей программы проверки контролируемой системы на уровне Функциональных узлов.Управляющие сигналы с блока 1 управления поступают на распределитель 202 тактовых импульсов, который "запрещает" отработку программы на уровнеустройств и "разрешает" отработкупрограммы на уровне функциональныхузлов, и в память программ контроля, 25где выбирается та или иная программапроверки, соответствующая данномууправляющему коду,На данном уровне проверки сигнал"Отказ" с выхода блока 8 сравнения 30поступает на первые входы блока 1элементов И, на вторые входы которого поступают коды неисправных функциональных узлов с дешифратора 6 признака Функциональных узлов. С выходаблока 11 элементов И коды всех неисправных Функциональных узлов записывается в накопитель 16 адресов неис-правных узлов.По окончании программы проверкина уровне функциональных узлов кодывсех пораженных (неисправных) функциональных узлов считываются с помощью тактовых импульсов распределителя 2 из накопителя 16 адресов пора 45женных узлов через согласующий блок17 в решающий блок 18. Решающий блоканализирует набор неисправностей ипо результату анализа выдает решениео неисправности того или иного Функционального узла или его группы, явившейся причиной отказа всей системы.Информация с выхода решающего блока18 поступает на вход блока 1 управления для остановки программы и черездешифратор 19 адреса неисправногоФункционального узла на блок 20 индикации неисыравностей и блок 21регистрации неисправностей,формула изобретения. Устройство для контроля и диагностики радиоэлектронной аппаратуры, содержащее блок управления, распределитель тактовьх импульсов, блок сравнения, блок памяти программ контроля, дешифратор номера контрольной точки, соединенный группой выходов с группой входов коммутатора контрольных точек, соедиченного двусторонней связью с контролируемым объектом, группа выходов коммутатора соединена с первой группой информационных входов блока сравнения, соединенного второй и третьей группами информационных входов соответственно с группой выходов дешифраторов признака устройства и признака функционального узла, соединенных группами входов с первой группой выходов блока памяти программ контроля, а разрешающие входы дешифраторов соединены с выходом "Запрет" распределителя тактовых импульсов, блок индикации и блок регистрации неисправностей, о т л и - ч а ю щ е, е с я тем, что, с целью повышения достоверности контроля при локализации отказов до наименьшего съемного узла, в него введены блок памяти отказавших устройств, накопитель адресов неисправных узлов,дешифратор кода программы, кодопреобразователь, согласующий блок, решающий блок, дешифратор адреса неисправного Функционального узла, три блока элементов И, первые группы входов первого и второго блоков элементов И соединены с выходом "Отказ"блока сравнения, вторые группы входовпервого блока элементов И соединеныс группой выходов дешифратора приэнака устройства, вторая группа входоввторого блока элементов И соединенас группой выходов дешифратора признака функционального узла, группавыходов первого блока элементов И соединена с первой -руппой входовблока памяти отказавших устройств, группа выходов второго блока элементов И соединена с первой группой входов накопителя адресов неисправных узлов, вторые группы входов блока памяти отказавших устройств и накопителя адресов неисправных узлов соединены с группой выходов дешифратора номера контрольной точки, а их установочные входы соединены5 14324с первым управляющим входом решающего блока и выходом распределителятактовых импульсов, соединенноговторым выходом с управляющим входомдешифратора кода программ, подклю 5ченного группой входов к группе выходов блока памяти отказавших устройств, группа выходов дешифраторакода программ соединена с группойвходов кодопреобразователя, соединенного группой выходов с первой,группой входов блока управления,подключенного вторым входом к первому выходу решающего блока, соединенного группой выходов с группой входов дешифратора адреса неисправногофункционального узла, связанногогруппой выходов с группой входовблока индикации адреса неисправности и блока регистрации неисправностей, группа информационных входоврешающего блока соединена с группойвыходов согласующего устройства,,группа выходов накопителя адресовнеисправных узлов соединена с группойинформационных входов согласующегоустройства, соединенного управляющимвходом с третьим выходом распределителя тактовых импульсов, подключенного четвертым выходом к второй группе входов блока регистрации неисправностей, соединенного выходом с входом третьего блока элементов И, под-ключенного второй группой входов кгруппе выходов блока индикации адреса неисправности, а выходом - к синхронизирующим входам накопителя адресов неисправных узлов и согласующего блока, второй управляющий вход ре 40шающего блока соединен с управляющим входом блока памяти и с первымвыходом блока управления, связанного вторым и третьим выходами с пер. вым и вторым управляющими входамираспределителя тактовых импульсов,45а первым входом - с выходом "Норма"блока сравнения, соединенного управляющим входом с пятым выходом распределителя тактовьгх импульсов, втораягруппа выходов блока памяти программконтроля соединена с группой входовдешифратора номера контрольной точки, третий вход блока сравнения является входом запуска устройства, ачетвертый, пятыйь шестой и седьмой 55входы блока управления являютсяустановочными входами устройства. б 3 62, Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок управления включает триггер, счетчик импульсов, регистр адреса, дешифратор, элемент ИЛИ, блок элементов И и пять элементов И, выходы первого, второго и третьего элементов И соединены с первым, вторым, третьим входами элемента ИЛИ, соединенного выходом с единичным входом триггера,нулевой вход триггера является вторым входом блока и подключен к четвертому элементу И, связанному выходом с первым входом третьего элемента И и первым входом пятого элемента И, соединенного вторым входом спрямым выходом триггера, подключенного инверсным выходом к управляющемувходу регистра и первому входу первого элемента И, выход пятого элемента И соединен с первым входом блокаэлементов И и счетным входом счетчика, соединенного выходом с информационным входом регистра, связанногос установочными входами, а группойвыходов - с выходами блока элементовИ, с входом дешифратора, выход которого является первым выходом блока,выход четвертого элемента И является вторым выходом блока, выход регистра является третьим выходом блока,группа входов блока элементов И является группой входов блока, первыйвход второго элемента И и второй входтретьего элемента И являются первымвходом блока, второй вход первогоэлемента И является третьим входомблока, второй и третий входы второгоэлемента И являются четвертым и пятым входами блока, третий вход третьего элемента И является шестым входом блока, а второй вход четвертогоэлемента И является седьмым входомблока,3 е Устроиство по и1 ь О т л ич а ю щ е е с я тем, что распределитель тактовых импульсов включаетдва триггера, два счетчикаь два делителя частоты, два дешифратора, мультиплексор, элемент НЕ и группу элементов И, единичный выход первоготриггера соединен с входом элементаНЕ, первым входом первого элемента Ии управляющим входом мультиплексора, соединенного первым информационным входом с выходом первого делителячастоты, подключенного входом к выходу второго делителя частоты и вто 14324рому информационному входу мультиплексора, выход первого счетчика соединен с входом первого дешифратора,соединенного выходом с вторым вхо -дом первого элемента И и первымвходом второго элемента И, соединенного вторым входом с выходом элемента НЕ, вход первого триггера соединен с входом второго триггера, соединенного выходом со счетным входомвторого счетчика, подключенного управляющим входом к входу второго дел теля частоты, к счетному входупервого счетчика и первому входутретьего элемента И, выход второгосчетчика соединен с входом второгодешифратора, соединенного выходом свторым входом третьего элемента Ии установочным входом второго счетчика, входы второго и первого триггеров являются соответственно первым и вторым управляющими входамираспределителя, выход первого триггера является выходом "Запрет" рас 25пределителя, выходы мультиплексора,второго, первого и третьего элементов И и первого дешифратора являются соответственно первым, вторым,третьим, четвертым и пятым выходамираспределителя,4. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что решающийблок включает счетчик, две декадыделения тактовых импульсов, дешифратор единиц, дешифратор десятков,35дешифратор сотен, демультиплексор,регистр, дешифратор кода программ,элемент памяти, элемент сравнения,два элемента И, счетный вход счетчибЗ 8ка соединен с входом первого элемента И, с управляющим входом эле-, мента памяти и является первым управляющим входом блока, выход счетчика подключен к входу дешифратора единиц и к входу первой декады деления тактовых импульсов, соединенной выходом с входом дешифратора десятков и входом второй декады деления тактовых импульсов, подключенным выходом к входу дешифратора сотен, соединенного выходом с первым информационным входом демультиплексора, соединенного вторым и третьим информационными входами соответственно с выходами дешифраторов десятков и единиц, управляющий вход демультиплексора подключен к выходу первого элемента И и управляющему входу регистра, соединенного информационным входом с выходом демультиплексора, а выходом младшего разряда - с входом второго элемента И, связанного группой входов с выходом дешифратора кода и информационным входом элемента памяти, а выходом - с первым информационным входом элемента сравнения,подключенного вторым информационным входом к первому информационному выходу элемента памяти, а выходом - к синхронизирующему входу элемента памяти, группа входов первого элемента И является группой информационных входов блока, вход дешифратора кода является вторым управляющим входом блока, второй информационный выход регистра является выходом блока, второй информационный выход элемента памяти является группой выходов блока.;СР ретени 5, Рау 1 Производственно-полиграфическое предприятие, г. Ужгород, ул. 11 роектна Тираж ВНИИПИ Государст по делам изоб 3035, Москва Ж 3