Устройство для вывода информации

(54 57) Изобретение от ике и вычислительн а ится к ав технике и редС: ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ"Кибернетика" с опытвом Института кибер(72) О.К, Нусратов,Р.К. Симонян и Е.Д.681.327(088.8)Авторское свиде11739, кл. С ОбАвторское свидетУ 1273935, кл. С 06 ЛО 14291 О1) 4 С 06 Р 3/00 назначено для вывода информации на устройства отображения. Целью изобретения является повышение быстродействия устройства за счет одновременного вывода точек с одинаковыми координатами на все индикаторы устройства отображения. Устройство для вывода информации содержит первый регистр 1,счетчик 2, блок памяти 3, первый эле - мент И 4, блок 5 коммутаторов, второй регистр 6, элемент задержки 7, второй и третий элементы И 8, 9, элемент НВ 10, группу элементов И 11, дешифра - тор 12, Использование изобретения позволяет повысить скорость вывода изображения на устройства отображе- Я ния, имеющие большую информационнуюемкость. 3 ил.Изобретение относится х автоматике и вычислительной технике и предназначено для вывода информации на устройства отображения.Целью изобретения является повышение быстродействия устройства,На фиг. 1 принедена блок-схема устройства для вывода информации; на фиг. 2 - блок-схема блока памяти; на фиг3 - блок-схема блока коммутаторов.Устройство для вывода информации содержит первый регистр 1 счетчик 2, блок 3 памяти, первый элемент И 4, блок 5 коммутаторов, второй регистр 6, элемент 7 задержки, второй 8, третий 9 элементы И, элемент НЕ 10, группу элементов И 11 и дешифратор 12, 20Блок памяти содержит первый 13, п-й 4 элементы памяти с трехстабильным состоянием на выходе.Блок коммутаторов содержит элемент НЕ 15, первый коммутатор 16, и-й коммутатор 17, первый коммутатор 16 состоит из первого 18, к-го 19 элементов 2 И"ИЛИ, и-й коммутатор 17 состоит из первого 20, Е-го 21 элементов 2 И в И.Устройство работает следующим образом.По тактовому входу устройства од новременно на стробирующий вход счетчика 2, вход элемента 7 задержки, 35 информационный вход второго элемента И 8 поступают синхроимпульсы.По входу, режима устройства одновременно на разрешающий вход второго элемента И 8, управляющий вход гРУп .40 пы элементов И 11, управляющие входы блока коммутаторов 5 и счетчика 2 поступает сигнал высокого уровня, при этом последний работает н режиме "Регистр", бпок 5 коммутаторов коммутирует выходы первого регистра 1 на соответствующие информационные входы второго регистра 6, а синхроимпульс, поступающий с тактового входа устройства, проходит на стробирующий вход50 первого регистра 1. Одновременно по входу разрешения выдачи устройства на вход элемента НЕ 10 и разрешающий вход первого элемента 14 поступает управляющий сигнал низкого уровня.55По синхроимпульсу информация, поступающая от внешнего источника информации на группы информационных входов первого регистра 1 и счетчика 2, записывается в них, причем н пер-,вый регистр 1 записынается код операции над точкой, а н счетчик 2 записываются координаты точки и адресиндикатора устройства отображения.Адрес индикатора определяет элементпамяти в блоке 3 памяти, а координаты точки - адрес ячейки памяти в выбранном элементе памяти,С группы выходон счетчика 2 сигналы, содержащие информацию о координатах точки, одновременно поступаютна соответствующую группу информационных входов второго регистра 6,игруппу адресных входов блока 3 памяти. С другой группы выходов счетчика2 сигналы, содержащие информацию обадресе индикатора, поступают на группуинформационных входов дешифратора 12,при этом на одном из его выходов вырабатывается сигнал "Выборка". С выхода дешифратора 1 2 сигнал "Выборка"поступает на соответствующий информационный вход группы элементов И 1и так как на ее управляющем входеимеется сигнал высокого уровня, тосигнал "Выборка" с выхода дешифратора12 проходит на соответствующий входв группу информационных нходов второго регистра 5 и в группу управляющихвходов блока 3 памяти. По сигналу"Выборка" в блоке 3 памяти выбираетсясоответствующий элемент памяти,С группы выходов первого Ре;истрасигналы поступают. на соответствующую группу информационных входов блока 3 памяти. Синхросигнал, задержанный на элементе 7 задержки, одновременно поступает на информационныевходы третьего 9 и первого элементовИ 4. На разрешающий вход первого элемента И 4 с входа разрешения выдачиустройства поступает сигнал низкогоуровня, запрещающий прохождение синхроимпульса через первый элемент И 4на стробирующий вход второго регистра 6, и следовательно, в последнийне записывается информация, имеющаяся на его группах информанионных входов, и не передается н устройствоотображения. С выхода элемента НЕ 10 на управляющий вход третьего элемента И 9 поступает сигнал высокого урания, разрешающий прохождение синхроцмпульса на управляющий вход блока 3 памяти.По синхроимпульсу в выбранный элемент памяти по адресу, установленному на группе адресных входов блока 3 памяти, записывается информация, имеющаяся на группе информационных входов бпока 3 памяти.На время заполнения определенной зоны или всего объема блока 3 памятина входах режима и разрешения выдачи устройства значения сигналов не изменяются .После заполнения блока 3 памяти информация, записаниая в него, передается в устройство отображения, при этом от внешнего источника информации подается код начального адреса области памяти блока 3 памяти, на ко - торой считывается информация. С приходом по тактовому входу устройства очередного синхроимпульса информация, имеющаяся на информационных входах первого регистра 1 и счетчика 2, за. писывается в них. После этого по входу разрешения выдачи устройства подается сигнал высокого уровня, а по входу режима устройства - сигнал низкого уровня. При этом счетчик 2 переходит в режим работы "Счетчик", блок 5 коммутаторов коммутирует группы выходов блока 3 памяти на соответствующие информационные входы второго регистра 6, и запрещается прохождение синхроимпульсов через второй элемент И 8 на стробирующий вход первого регистра 1 и, следовательно, запрещается запись информации в по= следний. На управляющий вход группы элементов И 11 с входа режима устройства поступает сигнал низкого уровня, который запрещает прохождение через нее сигналов, поступаюших с выходов дешифратора 12, а на всех выходах группы элементов И 11 одновременно устанавливается сигнал "Выборка"С выходов группы элементов И 11 сигналы одновременно поступают на соответствующую группу информационных входов второго регистра 6 и группу управляющих входов блока 3 памяти и в последнем выполняется выбор одновременно всех элементов памяти,Так как по входу разрешения выдачи устройства поступает сигнал высокого уровня, то на выходе элемента НЕ 10 вырабатывается сигнал низкого уровня, который поступает на управляющий вход третьего элемента И 9, при этом синхросигнал, ттосту устройства содержимое счетчика 2 изменяется на "1" и тем самым задаетсяадрес следующей ячейки памяти блока.3 памяти.На входах режима и разрешения выдачи в устройства сигналы не будутизменяться до тех пор, пока не закончится считывание информации из блока3 памяти.При выводе информации во внешнееустройс"гво без запоминания в блоке 3памяти по входам режима и разрешениявыдачи устройства поступают сигналывьсокого уровня. При этом счетчик 2 45 переходит в режим "Регистр" блок 5коммутаторов коммутирует группу вы"ходов первого регистра 1 на соответствующие информационные входы второгорегистра 6, на выходе элемента НЕ 10 50вырабатывается сигнал низкого уровня,который поступает на управляющийвход третьего элемента И 9 и запрещает прохождение через него ча управ"ляющий вход блока 3 памяти синхроимпуль сов, по ко торым выполняется з апись в него информации.Синхроимпульс, поступающий по так"товому входу устройства, проходитна стробирующий вход счетчика 2 и 5 О 5 20 25 30 пающий с выхода элемента 7 задержкина информационный вход элемента И 9,не проходит через него. На выходетретьего элемента И 9 вырабатывается сигнал, поступающий на управляющ вход блока 3 памяти, по которомувыполняется считывание информации изячейки памяти одновременно всех элементов памяти. С групп выходов блока3 памяти сигналы поступают на соответствующие группы информационныхвходов блока 5 коммутаторов, проходят через него и поступают на соответствующие информационные входы второго регистра 6.Задержанньп на элементе 7 задержки синхроимпульс поступает на информационный вход первого элемента И 4и, так как на его разрешающем входеимеется сигнал высокого уровня, проходит через него на стробирующий входвторого регистра 6. По синхроимпульсу информация, имеющаяся на группахинформационных входов второго регистра 6, записывается в него и с его выходов поступает на устройство отображения,По приходу следующего синхроимпульса по первому управляющему входучерез второй элемент И 8, так как наего разрешающем входе имеется сигналвысокого уровня, - на стробирующийвход первого регистра . Информация,подаваемая от внешнего источника информации, записывается в первый регистр 1 и счетчик 2. С группы выходов первого регистра 1 сигналы проходят на группу информационных входовблока 3 памяти и через блок 5 коммутаторов - на соответствующие информационные входы второго регистра 6. Сгруппы выходов счетчика 2 сигналыпоступают на соответствующую группу 15,информационных входов второго регистра 6 и группу адресных входов блока;3 памяти. С другой группы выходовсчетчика 2 сигнал поступает на груп:пу информационных входов дешифратора 2012 при этом на одном из его выходоввырабатывается сигнал "Выборка". Сгруппы выходов дешифратора 12 сигналы поступают на группу информационныхвходов группы элементов И 11, и таккак на его управляющем входе имеетсясигнал высокого уровня, проходят через нее на соответствующую группу информационных входов второго регистра6 и группу управляющих входов блока3 памяти.Синхроимпульс, задержанньй на элементе 7 задержки, проходит через первый элемент И 4, так как на его разрешающем входе имеется сигнал высокого уровня, на стробирующий вход вто 35рого регистра 6 и записывает в негоинформацию, имеющуюся на его группахинформационных входов. С выходов второго регистра 6 информация подаетсяна устройство отображения,При обнулении блока 3 памяти отвнешнего источника информации на вхо.ды первого регистра 1 и счетчика 2подается код операции над точкой "по.гасить" (равный "О") и код начально-.го адреса блока 3 памяти соответственно.По входам режима и разрешения выдачи устройства поступают сигналывысокого и низкого уровня соответст 5 Овенно. При этом счетчик 2 работаетв режиме "Регистр", блок 5 коммутаторов коммутирует группу выходовпервого регистра 1 на соответствуюгсщие информационные входы второго ре- .5гистра 6.С тактового входа устройства синхроимпульс одновременно поступает на вход элемента 7 задержки, стробирующий вход счетчика 2, информационный вход второго элемента И 8, так как на его разрешающем входе имеется сигнал высокого уровня, проходит через него на стробирующй вход первого регистра 1. По синхроимпульсу выполняется запись информации в первый регистр 1 и счетчик 2, После этого по входу режима устройства поступает сигнал низкого уровня, При этом счет. чик переходит в режим работы "счетных", блок 5 коммутаторов коммутирует группы выходов блока 3 памяти на соответствующие группы информационных входов второго регистра 6, на" всех выходах группы элементов И 11 вырабатываются сигналыВыборка",. которые одновременно поступают на группу управляющих входов блока 3 памяти и соответсгвующую группу информационных входов второго регистра 6. С группы выходов счетчика 2 сигналы одновременно поступают на соответствующую группу адресных входов блока 3 памяти, С группы выходов первого регистра 1 сигналы поступают на соответствующую группу информационных входов блока 5 коммутаторов и группу информационных входов блока 3 памяти. Так как на входе разрешения выдачи устройства установлен сигнал низкого уровня, который поступает на разрешающий вход первого элемента И 4, то задержанный на элементе 7 задержки синхроимпульс не проходит на стробирующий вход второго регистра 6, и следовательно, информация в последний не записывается. С выхода элемента НЕ 10 сигнал высокого уровня поступает на управляющий вход третьего элемента И 9 и разрешает прохождение через него синхроимпульса, поступающего с выхода элемента 7 задержки на информационный вход третьего элемента И 9, на управляющий вход блока 3 памяти. По синхроимпульсу в заданную ячейку памяти одновременно всех элементов памяти записывается код, равный "0", н данная ячейка обнуляется.Следующая ячейка одновременно всех элементов памяти обнуляется поприходу следующего синхроимпульса. Адрес ячейки устанавливается на группе выходов счетчика 2, содержимое которого по приходу синхроиьнльсг изменяется на "1".Цикл повторяется до тех пор, показаданный объем памяти блока 3 памятине обнулится, либо на одном из управляющих входов не изменится уровеньсигнала.Блок 3 памяти (фиг. 2) работаетследующим образом.С группы выходов счетчика 2 нагруппу адресных входов блока 3 памяти 10поступают сигналы, содержащие информацию о коде адреса ячейки памяти. Сгруппы адресных входов блока 3 памятикод адреса ячейки памяти подается одновременно на адресные входы первого 1513, и-го 14 элементов памяти. С груп-пы выходов группы элементов И 11 науправляющую группу входов блока 3 памяти поступают сигналы "Выборка". Суправляющих входов блока 3 памяти 20сигнал "Выборка" поступает на первыйвход управления соответствующего первого 13, и-го 14 элементов памяти,. С выхода третьего элемента И 9 науправляющий вход блока 3 памяти поступает сигнал высокого уровня, соответствующий команде "Запись" в ячейку памяти, либо низкого уровня, соответствующий команде "Чтение" С управляющего входа блока 3 памяти сигнал "Чтение"/"Запись" одновременнопоступает на вторые управляющиевходы первого 13, п-го 14 элементовпамяти.На группу информационных входовблока 3 памяти поступают информационные сигналы с группы выходов первого регистра 1. С группы информационных входов блока памяти информационные сигналы поступают одновременно 40на информационные входы первого 13,и-го 14 элементов памяти,1При поступлении сигнала "Запись" в элемент памяти, на первом управляющем входе которого имеется сигнал "Выборка", по адресу, имеющемуся на адресных входах элементов памяти, записывается поступившая информация. При наличии сигнала "Выборка" на первом управляющем входе первого 13 элемента памяти поступившая информация записывается в ячейку памяти данного элемента памяти. При наличии сигнала "Выборка" на первом управляющем входе первого 13, и-го 14 элементов памяти информация записывается в ячейки памяти одновременно всех элементов памяти. При поступлении по управляющему входу блока 3 памяти сигнала "Чтение" из ячейки памяти, адрес которой установлен на адресном входе элемента памяти, на первом управляющем входе которого имеется сигнал Выборка", считывается имеющаяся там информация,С группы выходов первого 13 элемента памяти сигналы постугают на первую группу выходов блока 3 памяти. С группы выходов и-го 14 элемента памяти сигналы поступают на и-ю группу выходов блока 3 памяти. С со" ответствующих групп выходов блока 3 памяти сигналы поступают на соответствующие информационные входы блока 5 коммутаторов.Блок 5 коммутаторов (фиг. 3) работает следующим образом.С группы выходов первого регистра 1 сигналы поступают на группу информационных входов блока 5 коммутаторов. С группы информационных входов блока 5 коммутаторов сигналы поступают соответственно на информационные входы первого 18, Е-го 19 элементов 2 И-ИЛИ первого коммутатора 16, первого 20, 1-го 21 элементов 2 И-ИЛИ и-го 17 коммутатора. С соответствующих групп выходов блока 3 памяти сигналы поступают на другие группы информационных входов блока 5 коммутаторов. С соответствующей группы информационных входов блока 5 коммутаторов сигналы поступают на другие информационные входы первого 18, 1-го 19 элементов 2 И-ИЛИ первого 1 б,коммутатора, С другой группы информационных входов блока 5 коммутаторов сигналы поступают на другие информационные входы первого 20, 1-го 21 элементов 2 И-ИЛИ и-го 17 коммутатора. С входа режима устройства на управляющий вход блока коммутаторов поступает сигнал управления. С управляющего входа блока коммутаторов сигнал управления прямо и через элемент НЕ 15 поступает на управляющие входы первого 18, 1-го 19 элементов 2 И-ИЛИ первого 16 коммутатора, первого 20, 1-го 21 эле" ментов 2 И-ИЛИ и-го 17 коммутатора, При поступлении сигнала управления высокого уровня разрешается прохождение сигналов, поступающих с группы выходов первого регистра 1, через первый 18, 1 с-й 19 элементы 2 И-ИЛИ первого 16 коммутатора, первый 20, 1-й 21 элементы 2 И-ИЛИ и-го 17 ком14291 мутатора на соответствующие выходыблока коммутаторов. При поступлениисигнала управления низкого уровняразрешается прохождение сигналов,поступающих с групп выходов блока 3памяти, через первый 18, 1 с-й 19 элементы 2 И-ИЛИ первого 16 коммутатора,первый 20, 1-й элементы 2 И-ИЛИ и-го17 коммутатора на соответствующиегруппы выходов блока 5 коммутаторов,Использование предлагаемого изобретения позволяет повысить скоростьвывода изображения на устройстваотображения, имеющие большую информационную емкость за счет одновре 1менного вывода точек, с одинаковымикоординатами на все индикаторы устройства отображения,10 20 Формула изобретенияУстройство для вывода информации, содержащее первый и второй регистры, счетчик, блок памяти, блок коммутаторов, первый, второй и третий эле ментьг И, эгпемент НЕ, элемент задержки, вход которого соединен с первым входом второго элемента И, с тактовым входом счетчика и является тактовым входом устройства второй вход 0 второго элемента И соединен с входом режима счетчика и является входом режима устройства, выходы первого регистра соединены с группой информационных входов блока памяти и первой группой информационных входов блока коммутаторов, группы информационных вьмодов которого соединены с первой и второй группами информационных входов второго регистра, группа адресных входов блока памяти соединена с 04 10первой группой выходов счетчика итретьей группой информационных входов второго регистра, выходы которого являются информационными ньмодамиустройства, выход второго элемента Исоединен с входом записи первого регистра, информационные входы которого являются информационными входамиустройства, группа информационггыхвходов счетчика является адреснымивходами устройства, выход элементаНЕ соединен с первьгм входом третьегоэлемента И, первый вход первого элемента И является входом разрешениявыдачи устройства, вьгход третьегоэлемента И соединен с входом записиблока памяти, о т л и ч а ю щ е ес я тем, что, с целью повышениябыстродействия устройства, в неговведены дешифратор и группа элементов И, одни входы-которых соединеныс соответствующими выходами дешифратора, входы которого соединены с второй группой выходов счетчика, другиевходы элементов И группы соединеньгс входом переключения блока коммутаторов и входом режима устройства, выходы группы элементов И соединены сгруппой входов выборки блока памятии четвертой группой информационныхвходов второго регистра, вход элемента НЕ соединен с входом разрешениявыдачи устройства, выход элементазадержки соединен с вторыми входамипервого и .третьего элементов И, выход первого элемента И соединен свходом записи второго регистра, выходы блока памяти соединены с второйи третьей группами информационныхвходов блока коммутаторов.С труппы СИИ пирьао регистра Фиг,З Со ст ави тель Л, Алек сеТехред И,Дидык ектор О. Кравцова ах то угренк Заказ 5125/45 Тираж 704 ВПИИЧИ Государственного комит по делам изобретений и отк 3035, Москва, Ж, Раушская нПота СССРытий ое 4 П едпрнятие, г. Ужгород, ул, Проектная,одстненно-полиграфическо 4Ъ ь 4 Ь сющ Ь ь