Устройство для циклового программного управления

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУ БЛИН А 4 с 05 ОВ, 19 АВТОРС ВИДЕТЕЛЬСТВУ нструкто итут све итик,о СССР, .1983СССР1979. тоУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(71) Всесоюзный проектно-коский и технологический инсттотехнической промышленност(54) УСТРОЙСТВО ДДЙ ИККЛОВОГО ПРОГРАИИНОГО УПРАВЛЯНИЯ (57) Изобретение относится к матике, в частности к система граммного управления. Пель из ния - повьппение гибкости устройства путем упрощения ввода программ управления и сокращения времени перепрограммирования. Устройство для циклового программного управления содержит блок датчиков положения двоичные счетчики импульсов 2, 8, генератор импульсов 3, блок логики 5, коммутатор 9, двунаправленный коммутирующий элемент 10, узел сравнения 13, два элемента оперативной памяти 11 и 12, а также усилители 6, объект управления 7 и блок коммутирующих элементов 14. Метод программирования в данном устройстве требует незначительной квалификации обслуживающего ф персонала и не требует дополнительныв средств и затрат на программирование поограмманосителей. 3 ил.1425603 25 г 3 ХЗ Х 5 Х 7 Х 4 + ХЗ Х 7 ИзобРетение Относится к гтнтоматн- ке, н частности к системам программного управления.Цель изобретения - повышение гиб- н кости устроиства путем упрощения нно" да программ управлениясокращениявремени перепрограммирования,На фиг.1 представлена электрическая функциональная схема устройствадля циклового программного управления, на Фиг,2 - узел сравнения; на, вания стробирующих импульсов,Устройство для циклового программного управления фиг.1) содержитблок 1 датчиков положения, первыйдвоичный счетчик 2 импульсов, счетНЫЙ ВХОД КОТОРОГО сОЕДИнен С ВЫХОДОМгенератора 3 импульсов а его входразрешения счета соединен с первымвыходом 4 блока 5 логики также блок6 усилителей, выходы которого соединены с объектом 7 управления, второй двоичный счетчик 8 импульсов, коммутатОР 9 у ДвУнапРавленный коммУтиРУющий элемент 10, первый 1 и второй12 элементы оперативной памяти,узел 13 сравнения, блок 4 коммути -рующих элементов. Группа выходов 15первого двоичного счетчика 2 импульсов соединена с адресными входамикоммутатора 9, двунаправленного коммутирующего элемента 10 и первымигруппами адресных входов первого 11и второго 12 элементов ог.еративноипамяти, вторые группы адресньгх входон которьгх соединены с выходами 16второго двоичного счетчика 8 импульсов, счетный вход которого соединенс вторым выходом 17 блока 5 логики. Третлй вьгход 18 блока 5 логики через блок 14 коммутирующих элементов соединен с входами блока 6 усилителей,с которыми соединены выходы двунаправленного коммутирующего элемента 10, информационный вход которого сое,динен с информационнь 1 М входом и выходом второго элемента 12 Оперативной памяти. Вьгоды блока 1 датчиков ноло жения соединены с информационными входами коммутатора 9, выход которого соединен с информационным входом первого элемента 11 оперативной памяти и первым входом 19 узла 13 сравнения, второй вход 20 которого соединен с выходом первого элемента 11 оперативной памяти, а выход соединенпервым водм 2 1 блока 5 лозинки. Четвертый выход 22 блока 5 логики соединен с входами записи, а пятый выход 23 - с входами разрешения первого 11 и второго 12 элементов оперативной памяти и с третьим входом уз ла 13 сравнения. Шестой выход 24 блока 5 логики соединен с входом сброса первого двоичного счетчика 2 импульсов, выход младшего и старшего разрядов которого соединены с вторым 25 и третьим 26 входами блока 5 ло- гики соответственно, четвертый вход 27 блока 5 логики соединен со свободным выходом первого двоичного счетчика 2 импульсов н свободным входом узла 13 сравнения, а пятый, шестой и седьмой выходы - с шинами режима 28, включения 29 и записи 30 соответственно. Входы сброса второго двоичного счетчика 8 импульсов и узла 13 сравнения соединены с шиной 31 сброса.Узел 13 сравнения (фиг.2) содержит счетчик 32 импульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 33, инвертор 34, элемент И 35, элемент ИЛИ 36, резистор 37, конденсатор 38, первую 19, вторую 20 и третью 23 входные шинь, входную шину 2 1, свободную входную шину 27, шину 31 сброса.Устройство работает следующим об,разом.На шину 31 сброса предварительно кратковременно подан уровень логической единицы, который ориентирует второй двоичный счетчик 8 импульсов и узел 13 сравнения по входам сброса в исходное нулевое) состояние, Первый двоичный счетчик 2 импульсов удерживается в нулевом состоянии, так как на его вход сброса поступает логическая единица с шестого выхода 24 блока 5 логики, а на шине 29 включения и шине 30 записи присутствуют уровни логического нуля. Блок 5 логики Реализует следуеиие фуккции:71 =Х 1 Х 2 72 = ХЗ Х 4 + ХЗ Х 5 Х 7 76 = ХЗ Х 4 Х 6 + ХЗ Х 5 Х 7,где Х 1,Х 2,ХЗ,Х 4,Х 5,Х 6,Х 7 - логические уровнина нт ром входе 25,14256034четвертом входе 27,пятом входе (шине28 режима), шестомвходе (шине 29 вклю.чения), третьем вхоф де 26, первом входе21, седьмом входе(шине 30 записи)соответственно блока 5 логики; У 1,У 2,УЗ,У 4,У 5,У 6 - логические уровнина пятом выходе 23,первом выходечетвертом выходе 22,шестом выходе 24,третьем выходе 18,втором выходе 17соответственно блока 5 логики.Режим записи программы устройстваобеспечивается подачей единичного логического уровня на шину 28 режима.Впоследствии блоком 14 коммутирующихэлементов включают через блок 6 усилителей требуемые исполнительные механизмы объекта 7 управления, чтовозможно, так как на третьем выходе18 блока 5 логики установлен единичный логический уровень. После окончания работы включенных исполнительных.механизмов объекта 7 управленияустанавливается соответствующее состояние датчиков блока 1 датчиков по,ложения..После этого на шину 30 записи подают единичный логический уровень.При этом на шестом выходе 24,блока 5.логики устанавливается уровень логического нуля, а на первом выходе4 О4 блока 5 логики устанавливаетсяединичный логический уровень. Следовательно, первому двоичному счетчику 2 импульсов разрешается счет45импульсов, поступающих на его счетный вход с генератора 3 импульсов.Также на входы записи первого 11и второго 12 элементов оперативнойпамяти поступает единичный логический уровень с четвертого выхода 22блока 5 логики, разрешающий записьинформации, поступающей на их информационные входы и устанавливающей наих выходах высокоимпедансное состояние. На информационный вход первого . 55элемента 11 оперативной памяти поступает информация с выхода коммутатора9 о состоянии одного из датчиков блока 1 датчиков положения, подключенного согласно логическим уровням наадресных входах коммутатора 9, Наинформационный вход второго элемента 12 оперативной памяти поступаетинформация с информационного входадвунаправленного коммутирующего элемента 10 о состоянии одного из исполнительных механизмов объекта 7 управления, которое определяется логическим уровнем, поступающим на включение этого исполнительного меха,-:;зма с блока 14 коммутирующих элементовНа информационный вход двунаправленного коммутирующего элемента 10 поступает ин 6 ормация с одного из его выходов согласно логическим уровням его адресных входах. При счете первым двоичным счетчиком 2 импульсов,по-тупающих на его счетный вход, с его двух младших разрядов поступаютимпульсы на соответствующие второй25 и четвертый 27 входы блока 5 ло-гикц. При этом на пятом выходе 23блока 5 логики Формируются стробирующие импульсы нулевого уровня (фиг.З),поступающие на входы разрешения первого 11 и второго 12 элементов оперативной памяти. Таким образом, при подаче единичного логического уровня на шину 30 записи обеспечится перебор комбинаций логических уровней, поступающих с группы выходов первого 11 и второго 12 элементов оперативной памяти, на другие группы входов которых поступает комбинация логических уровней, характеризующих текущий шаг управления с выходов второго двоичного счетчика 2 импульсов, Следовательно, стробирующими импульсами с пятого выхода 23 блока 5 логики обеспечится запись на текущем шаге управления состояния всех датчиков блока 1 датчиков положения в первый элемент 11 оперативной памяти,а также информация включения исполнительных механизмов объекта 7 управления во второй элемент 12 оперативной памяти.После окончания перебора адресов первым двоичным счетчиком 2 импульсов на его выходе старшего разряда установится единичный логический уровень, который поступает на третий выход 26 блока 5 логики. При этом на .входах разрешения первого 11 и второго 12 элементов оператйвной памятиустановится уровень логич; в .Ской единицы и НЯ их Выводах будуг гысокОим-педянсные состояния, тякж: в . Ня их Входах записи установятся нулевые логи.- 5 ческие уровни запрещающие дальнейшую запись информацщ, Ероме того, на первом Выходе 4 блока 5 логики будет нулевой лОГическии уровенькото- рый дает запрет по Входу разрешения счета на дальнейший счет 1 гмпульсов ,ггервому Двоичному сче 1 чику 2 импуль - сов. На втором Вьгходе 17 блока 5 лО гики установится единичный логический тровень, поступающий на ".-:етньгй вход ,Второго двоичного счетчика 8 импульсов когорь 1 и при этом ст:.Вовит ня своих вь 1 ходях Гогические уровни СО Ответствующие следующему шагу управления, 20Вггоследствии устанавливают ня ш 1- ие 30 записи нулевой логигескгй уроВень. при этом на шестом Вьгходе 24 блока 5 логики установится единичный ПОГический уровень которьгй сбросит г. первый Двоггчньгй счетчик 2 импульсов В нулеВОе состояние. В дяльней 1 пем блоком 14 коьмутирующих элементоВ обеспечивают Включе 11 ие исполнительныхмеханизмоВ объе 1".Я 7 "правления ЯД необходимое для содержащегося Во втором двоичном счетчике Я импульсов текущего шага управления., и после ОкончЯния их работы опять ПОДЯют еДи ничньгй логиче, кий Уг,овень на шину 0записи Дг 1 О 11 зойле 1:.,япнрь 1 я ЯРКгшем шаге управления состояний датчиков блока 1 даг 1 иков положений В певвый элемент 11 оперативной памяти и информации Включения исполнительных механизмов объекта 7 управления ва Второй элемент 12 оперативной памяти. После этого Во Втором двоичном счет" чике 8 импульсов установится следую щ 1 лй шаг уппавления На шиьгу 30 зафГ писи подают нулевой лОгический уро" Вень. Первьгй двоичный сче-чик 2 импульсов сбрасывается В нулевое состояние, Включают блоком 14 коммутирующих элементов следующие исполнитель-"БО гные механизмы Объекта 7 упоавленил. На шине 30 записи устанавливают еди иичный логический уровень и т 1После Окончания записи на Всех шагах упрявления состояний дятчикОВ56 блока 1 датчиков положений и информации включения исполнительнцк мехаиизмов объекта 7 управления на шинах режима 28 и записи 30 устанавливают нулевь 1 е логические уровни, На шину 31 сброса г 1 одяют импульс единичногологического уровня обеспечивая сброс В нулевое состояние второго пвоичного счетчика 8 импульсов и узла 13 сравнения, Устройство готово к обработке содержащейся В первом 11 и Втором 12 элементах оперативной памяти программы управления.При необходимости обработки этой прогряммгь 1 на шину 29 включения подают единичньгй логический уровень. При этом на шестом выходе 24 блока 5 логики установится уровень логического нуля, а ня его первом выходе 4 установится уровень логической единицы. Следовательно, первому двоичному счет чику 2 импульсов дано разрешение счета импульсов, поступающих на его счетный вход с генератора 3 импульсов. Ня четвертом выходе 22 блока логики установлен нулевой логический уровень, поступающий на входы записи первого 11 и второго 12 элементов оперативной памяти, обеспечивая режим считывания содержащейся в них информяции;При счете имг 1 ульсов первым двоичным счетчиком 2 импульсов обеспечивается перебор комбинаций логических уровней на его группе Вь 1 ходов, поступающих на адресные Входы коммутатора 9, двунаправленного коммутирующего элемента 10 и первые группы адресньгх входов первого 11 и второго 12 элементов оперативной памяти. При этом с выхода второго элемента 12 оперативной памяти. информация, соответствующая комбинации логических уровней на первой группе адресньгх входов 15, второй группе адресных входов 16, определяющей текущий шаг управления, и согласно набранной в нем программе управления, поступает через двунап" равленный коммутирующий элемент 10 на вход блока 6 усилителей для соответствующего Воздействия на исполнительный механизм объекта 7 управления. Перебором всех комбинаций логических уровней на группе выходов первого двдичного счетчика 2 импульсов обеспечивается соответствующее программе второго элемента 12 оперативной памяти Воздействие на Все исполнительные механизмы объекта 7 управления на текущем шаге управления, определяющемся комбинацией логических уровней на Входах Второго двоичного счетчи7ка 8 импульсов. Также на текущем шаге управления обеспечивается опрос датчиков блока 1 датчиков положений, информация состояния которых через коммутатор 9, согласно комбин ции логических уровней на его адрес ных входах, поступает последователь но на первый вход 19 узла 13 сравне ния, на нторой вход 20 которого пос тупает последовательно информация с выхода первого элемента 11 оператин ной памяти в котором записаны согласно программе состояния датчиков на текущем шаге упранления.При равенстве текущего состояния блока 1 датчиков положения состоянию датчиков, записанному в элементе 11 оперативной памяти на данном шаге у ранления на выходе 21 узла 13 сравн ния устанавливается уровень логичес кой единицы. При этом на втором выходе 17 блока 5 логики устанавлива ется уровень логической единицы, ув личивающий ка единицу состояния нто рого двоичного счетчика 8 импульсон т,е. происходит переход к следующему шагу управления,Так как состояние датчиков блока датчиков положения на следующем шаг управления не соответствует состояни записанному в элементе 11 оперативн памяти на данном шаге управления, т на выходе 21 узла 13 сравнения уста навливается уровень логического нуля устанавливающий уровень логичес кого нуля на втором выходе 17. блока логики. Происходи отработка следую щего шага управления и т, д. оДля функционирования узла 13 сра кения на его свободный вход 27 пост пает импульсная последовательность со свободного выхода первого двоичного счетчика 2 импульсов. Работа у ла сравнения стробируется импульсаы поступающими с пятого выхода 23 бло 5 логики.Узел сравнения (фиг.2) работает следующим образом. При кратковремен ной подаче единичного логического уровня на шину 31 сброса двоичный счетчик 32 импульсов устанавливаетс в нулевое состояние. На счетный вхо двоичного счетчика 32 импульсов пос тупает последовательность импульсов со свободной входной шины 27Сравн ваемые логические уровня поступают первую 19 и вторую 20 входные шины. При их логическом равенстве на выход 1425603 8элемента ИСКЛОЧЛК 61 ЕЕ ИЛИ 33 устанавливается уровень логиче -.кого нуля, апри их неравенстве - уровень логической единицы. Работа узла срана- нения стробируется уровнем логического нуля, поступающим на третьювходную шину 23. Иннертор 34, резистор 37, конденсатор 38 обеспечи 10 вают задержку переднего фронта стробирующего импульса на время, достаточное для установления сравниваемойинформации на первой:19 и второй 20входных шинах. При несовпадении15 входной информации и наличии стробирующего импульса на выходе элемента И 35 устанавливается единичныйлогический уровень, сбрасывающий п- двоичный счетчик 32 импульсов, е Импульс на счетный вход двоичногосчетчика 32 импульсов поступает синхронно со стробирующим импульсом(фиг,3). При совпадении информации е- на первой 19 и нторой 20 входных ши 25 нах сброс двоичного счетчика 32 импульсов не происходит и он обеспечи.вает счет поступающего на свободнуювходную шину 27 импульса. После четырехкратного сравнения последователь" е 30 ностей логических уровней и отсутю, ,ствии сброса с выхода элемента И 35 ой сброс двоичного счетчика,32 импульсон о не происходит и на выходной шине 21устанавливается единичный логическийуровень.Таким образом, повышается досто верность истинности сравнения последовательностей логических уровней,поступающих на первую 19 и вторую в" 4 О 20 входные шины. Следовательно, дану- ное устройство для циклового програм"много управления имеет повьппенную,гибкость за счет упрощения ввода упз- ранления и сокращения времени пере45 программиронания, не требующей предкаварительной разработки программ управления и программирования программоносителей, На перепрограммированиепредлагаемого устройства требуется5 О меньше времени по сравнению с извест"ными, Метод программирования в данном я устройстве требует незначительной д квалификации обслуживающего персоналаи не требует дополнительных технических средств и затрат на программироя- вание программоносителей. на Таким образом, предлагаемое устройство для циклового программного е управления обеспечивает повышенную;т гибкость системы упаавле тия .тт.:достиГяется путем упттсще 1 Ня. ВводаттРат Раиь У 11 РЯВЛЕНИЯ, а .,ттж -О 1 тР,: -ЩЕНИЕМ ВтЕМЕНИ ттЕПЕПРаг"АЛЯМИГООВЯНИЯ ,1 з а б т е т Гз и у: я устройство для циклаваго праграммного управления садерткащее блок" ые тыьц кттптутут Ов, ы тн й вход к,ВЕНИЯ СП тЛ ы а; щ С Я С я теР;ыта. целью повьгшения ГибкОсти путем ттавытдения уцабства и упраВВОД - ПтОтРЯЬ, УПР ВЛ "тИЯ И;".; "."щения всемени пеаепОгряммира"Д.П.лЛН" . ЕЛВНО ВВЕДЕНЬ Вта сои -зоиыньй сыетыик -пптуль" ;в. каьгтут:-:- Г 3:".,ВУН ЯПВ ЯВЛ ЕН НЬй К а 4 тИР 11 ЮГИйЛ "; ( 1 т пе в",:л 7 л ,.тооой э тле 1 т 1.о"О 1Р у ЮЩХ.Л.:т О:3, ПРлГр ппа вытадов те,"в ., .: зонтно 0 С" РТ 1 ЛКН ЧмттУГЬСОВ: ОГ Ц"БЧ" С ЯГ росными Вхадями каммутяторя, двунапявлеБного коымутирутощегс элемента.е;Вы 1 и 1"руттпями адрес:ьп.,: входов пер-. т .,то 11 ОЪ элтюнтав тЯВТияттоЙлюяттт ВтОрые Группы адресных Вхада старых соедтпле Бы с вьптодям 11 гараго ттсыпного:ыеуткя тлт,тупвсоз.гыетньй вхоц которого соединен с втарым выходом блока логики, третий выход которого через блок коммутирующих элементов соединен с входами 5блттка усилителей и с выходами двунаправленного коммутирующего элемента,инфармационньй вход которого соединен с информационным Входам и выходом второго элемента оперативной памяти, выходы блока цатыикав положения соединены с информационными вхо"дами коммутатора вьход которого соединен с информационным входом первогоэлемента оперативной памяти и с первым входом узла сравнения, второйвход которого соединен с выходом первого элемента оперативной памяти, авыход - с первым входам блока логики.ыгтвертьй и пятьй выходы которогосоединены соответственно с входами записи и разрешения первого и второгоэлементов оперативной гамяти и пятьйзьход пэдклюыен к третьему входу узласравнения, шестой выход блока логики 5 соединен с входам сброса первого дво- оиынОГс "ыетыикя ииттульсаВ выходымладшего и стершего разрядов котороГО са динены с вторым и третьимвхоцамт блока логики соствет твенно,ыетвертьй гхад которого соединен свыходом второго разряда первого двоиынога счетчика имттульсав и с входОмузла сравнения, я пятьй, шестой иедт май в ходы , с щин а 1 и ре кимавклюыения и записи соответственно, :авходы сброса двоичного сыетыика импульсов и узла сравнения соединены сшиОй сброся1425603 оставитель Р;Рве ехред М.Ходанич Корректор Г.Решетн Редактор Н.Ту Заказ 4766/ е б., д, 4/5 13035,Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектн Тираж 866 И Государственного комит делам изобретений и отк Москва, Ж, Раушская н