Измеритель частоты

СОЮЗ СОВЕТСКИХ ЦИАЛИСТИЧЕСНИХ СПУБЛИН 091 (11) 4 С 01 Р 23/00 т,О ник изоБГетЕНи Фт СТВ В 32А.Семено тельство СССР23(00, 1982. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ВТОРСКОЫУ СВИДЕ(57) Изобретение относится к радиотехническим измерениям и предназначено для измерения частот двух сигналов, одновременно поступающих на входизмерителя, 1 ель изобретения - расширение функциональных возможностейустройства. Измеритель частоты содер1420542 жит линию 2 задержки, группу 4,-4 изи фазовых детекторов, группу 6-6из и пороговых элементов, группу 7 -7 из полосовых фильтров и регистратор 12. Введение полосовых фильтров 1и 5, блока 3 возведения сигналов вквадрат, групп 8,-8и 14 -14 Фазовых детекторов, групп 9,-9 и 13 -13пороговых элементов, и перемножителей 10,-10 знаков постоянных напряжений, блока 11 логической обработки и и+1 отводную линию 15 задержКи позволяет получить в устройстве Изобретение относится к радиотехническим, измерениям и может быть использовано для измерения частот двух сигналов, одновременно поступающих на вход измерителя.Цель изобретения - расширение Функциональных возможностей измерителя частоты путем обеспечения возможности измерения частот двух сигналов, одно временно поступающих на вход измерителя частоты.На Фиг.1 показана структурная схема измерителя частоты; на фиг.2 структурная схема блока логической обработки информации; на фиг.3 - кривые, характеризующие зависимость полярностей напряжений на выходах фазоВых детекторов от частоты для случая, когда число отводов и = 3, 20 Измеритель частоты содержит первый полосовой фильтр 1, первую линию 2 задержки, блок 3 возведения сигнала в квадрат, первую группу из и фазовых 25 детекторов 4,-4, второй полосовой Фильтр 5, первую группу из и пороговых элементов б,-б, группу из и полосовых фильтров 7, -7, вторую группу из и фазовых детекторов 8,-8, вто рую группу из и пороговых элементов 9-9, и йеремножителей 10, - 10 знаков постоянных напряжений, блок 11 логической обработки, регистратор 12, третью группу пороговых элементов 13,-13 третью группу из и+1 Фа-зовых детекторов, 14-14,+, вторую (и+1)-отводную линию задержки 15. набор постоянных напряжений, полярности которых образуют коды разностейи суммарной частот в случае поступления на вход измерителя двух сигналов,Блок 11 логической обработки обеспечивает запись в регистраторе 13 зна-чения частоты Г, когда на входе имеется только один сигнал, и частотЙ -Й и Г+Г, когда на его вход приходят два сигнала. По полученным разностной и суммарной частотам определяют значения исследуемых сигналовчастот. 3 ил. Блок 11 логической обработки содержит первый 16 и второй 17 пороговые элементы, инвертор 18, элементИ 19, элемент ИЛИ 20, первый 21 ивторой 22 элементы задержки, первый23 и второй 24 одновибраторы, формирователь 25 импульсов и мультиплексор 26,В измерителе частоты первые входыпервой группы Фазовых/детекторов 4, -4 подключены к входулинии 2 задержки, вторые - к ее соответствующим отводам, а выходы соединены с входамипервой группь из и пороговых элементов 6,-6, выход входного полосовогоФильтра 1 соединен с входами первойлинии 2 задержки и блока 3 возведениясигнала в квадрат, выход которогоподключен к входу полосового фильтра5, выход этого фильтра соединен спервыми входами фазовых детекторов8-8 и 14, - 14+, входом (и+1)-отводной линии задержки 15 и управляющим входом блока 11 логической обработки, вторые входы второй группы изи Фазовых детекторов 8, -8через исоответствующих полосовых Фильтров7 -7подключены к выходам и Фазовыхдетекторов 4 -4, выходы фазовых де-текторов 8-8 через и пороговых элементов 9-9 соединены с первыми входами и перемножителей знаков 10-10вторые входы которых соединены с выходами группы из и пороговых элементов 13, -13, и+1 отводов дополнительной линии задержки 15 подключены квторым входам и+1 Фазовых детекторов1420514,-14 , выходы которых соединеныс входами и+1 пороговых элементов13,-13 , выходы пороговых элементов, и перемножителей знаков и выход5основнои линии задержки подключены ксоответствующим входам блока 11 логической обработки, выход которого соединен с выходом регистратора 12.В блоке 11 логической обработки 10вход первого пброгового элемента 161подключен к выходу линии 2 задержки,а выход - к первому входу элементаИ 19, Вход второго порогового элемента 17 соединен с выходом фильтра 5, 15Выход элемента 17 соединен с входамиинвертора 18 и элемента 22 задержки,Выход инвертора 18 подключен к второму входу элемента И 19, выход которого через последовательно соединенные элемент ИЛИ 20 и элемент 21 задержки соединен с входом синхронизации регистратора 12. Выход элемента22 задержки подключен к последовательно соединенным одновибраторам 23 25и 24 и формирователю 25. Выход формирователя 25 импульсов подключен квторому входу элемента ИЛИ 20. Выходыодновибраторов .23 и 24 подключенытакже к адресным входам мультиплексора 26.Устройство работает следующим образом.Сигнал с выхода фильтра 1, ограничивающего рабочий диапазон частотпоступает на входы линии352 задержки, блока 3 и на первые входыфазовых детекторов 4-4. Часть схе"мы, содержащая блоки 2, 4, 6 и 12,служит для измерения частоты при при Оходе одночастотного сигнала с частотой Г, который может быть записан ввидеГГ(1) = А я 1 п (ие + ср)(1)На вторые входы фазовых детекто 45ров 4-4поступают сигналы, снимаемые с отводов линии 2 задержки, которая содержит п отводов, причем времязадержки, соответствующее первому отводу, равно о, второму - 2 ьо, 1-му 2 о, . Фазовые детекторы 4-4 перемножают сигнал (1) и задержанные сигналыБ(Е 2;) = Аяп (4)Е -ЫТ 1 + р), (2)Постоянная составляющая напряжения на выходе фазовых детекторов554-4), имеет вид:А 211; = - Кя сояИс;,424а полярность этой составляющей соответствует знаку функцииЧ, = соя(2 нй 2 , ), (3)Пороговые элементы 6, ,6 реагируют на знак величины Ч; . ГГри ЧО через блок обработки 11 к входу регистратора 12 с выходов элементов 6,-6), подводится напряжение, соответствующее "1", при Ч, ( 0 - "0", При правильном выборе времени задержки Гк, (НаПРИМЕР я ПРИ ГААа Кс 2 армии Ао=1/2 Г)А ) полученный и разрядный двоичный код однозначно соответствует измеряемому значению частоты А,Когда на вход линии 2 задержки и первые входы фазовых детекторов 4,-41) поступает сумма сигналов двух частот Г, и ГЦ(С) = А я 1 п (д С + с 1) ) + В х х яп(И е +ц) ) (4) с отводов линии 2 задержки снимается напряжение вида;Б (с,(; ) = Ая 1 п(ю,е -а,; +Ч)+ В яг(а с -ю с; +Р,), (5) где- номер отвода.Фазовые детекторы 4, , 4, осуществляют перемножение сигналов (4) и(6) где К. - коэффициент передачи фазового детектора.Знаки напряжений ГГ 1 на выходах фазовых детекторов 4,-4 как видно из формулы (6), зависят не только от соотношения частот Ы, и И но и от случайного соотношения амплитуд А и В, Код частоты, подводимый в этом случае к блоку 11, является ложным, он не соответствует ни одной из частот сумы сигналов.Одновременно входной сигнал поступает на вход блока 3, возводящего сигнал в квадрат. При этом на вход фильтра 5 поступает сигнал, которыйможет быть записан в виде:- при одном сигнале на входе В 1 С) = К А я 1 о(ия я С) я = -2 - хК А 23х )1 - соя(2 я 1 С + 212, 17)- при двух сигналах на входеГГ= К1 - соя(2 Я)с+ 2 ср ) +7 14205ния, соответствующие знакам произведения функций (12) и (16) . Знак произведения Ч; Ч , определяется знаком множителяЧ = соя(Г, + Г )Г, 2 , (17)посколькусов 7(Г Е ) ь 2 -10Соответствующий формуле (17) кодчастоты Г, + Е , формируемый на выходе перемножителей 10-10, подводится к входам блока 11 обработки.Для выяснения принципа работы устройства на фиг.З изображены нормированные по амплитуде кривые зависимости напряжений от измеряемых частотпри использовании трех отводов от линии 2 задержки. Синусоидальные кривые на фиг.З условно изображены отрезками прямых линий.20Расчет кривых, изображенных нафиг.За, б, в, проводился соответственно по формулам (1), (11) и (17).При этом диапазон измеряемых частотмни смоке выбРан так, что Юмам25+ Гполучаются в виде двоичных кодов,однозначно соответствующих номеру участков, на которые диапазон измеряемых частот (Г,ц макс при измерениичастоты й одиночного сигнала, 0 -Ем при измерении разности частот35двух сигналов и Гмсксйм при из 1мерении суммы частот двух сигналов)делится точками пересечения кривыхзависимостей Ч;, Ч, и Ч, от часС 1тоты, 40Указанные коды частот поступаютна вход блока 11 обработки совместнос сигналом с выхода фильтра 5, существующего, когда в полосу частот измерителя поступают два сигнала с разными частотами, и отсутствующего,если сигнал только один. Блок 11 логической обработки предназначен для совместной обработки поступающих кодированных значений частот с целью обеспечения записи в регистратор 12 значения частоты Е, когда на входе измерителя имеетсяи частот Е + Г55 и Й, - Г, когда на его вход приходят два сигнала.Блок 11 работает следующим образом. 428В исходном состоянии при отсутствии сигналов на входе измерителяна выходах пороговых элементов 16 и17 имеется низкий потенциал. Б результате на вход синхронизации регистратора 12 никаких сигналов не поступает, поэтому в него не записывается и информация.Если на измеритель поступает одиночный сигнал, длительность которогопревышает время задержки линии 2 задержки, то срабатывает пороговый элемент 16 и на его выходе появляетсявысокий потенциал, который через открытый элемент И 19, элемент ИХЯ 20и элемент 21 задержки поступает навход синхронизации регистратора 12 иразрешает запись кода частоты сигнала по шине от элементов 6, Выбор информационной шины мультиплексором 26производится в соответствии с кодомадреса, формируемым одновибраторами23 и 24, При наличии на входе измерителя одного сигнала значение кодаадреса равно "00", так как одновибраторы 23 и 24 находятся в исходном(нулевом) состоянии,Если на вход измерителя поступаюдва сигнала одновременно, то под воздействием сигнала разностной частоты,поступающего с выхода фильтра 5, с,.абатывает пороговый элемен: 17, и высокий потенциал напряжения с его выхода инвертируется элементом 18 иперекрывает логический элемент И 19для сигнала с выхода порогового элемента 16, Одновременно сигнал с гыода элемента 17, задержанный элементом 22 на время Т= макс 1Г р"Сгде, о, - времязадержки элементов 2 и 15 соответственно, запускает первый одновибратор 23. Длительность импульса на еговыходе равна времени, необходимомудля записи двух значений кода частоты в регистратор,По переднему фронту импульса одновибратора 23 запускается одновибратор 24, который также генерирует одиночный положительный импульс длительностью, равной половине длительностиимпульса одновибратора 23. Формирователь 25 обеспечивает формирование попереднему и заднему фронтам импульсаодновибратора 24 двух коротких положительных импульсов, которые черезэлемент ИЛИ 20 и элемент 21 задержкипоступают на вход синхронизации за9 14 писи регистратора 12. Наличие элемента 21 обеспечивает задержку этих импульсов относительно фронтов импульса одновибратора 24 на некоторую величину, В результате в момент поступления первого из задержанных импульсов на синхровход регистратора 12 на адресном входе мультиплексора 26 имеется код "11", а при поступлении второго импульса - код "10". Поэтому на информационных входах регистратора 12 сначала появляется и регистрируется код суммарной частоты от элементов 10, а затем - код разностной частоты от элементов 13Формула изобретения Измеритель частоты по авт, св, 0 935806, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, в измеритель дополнительно введены последовательно соединенные первый полосовой фильтр, блок возведения сигнала в квадрат и второй полосовой Фильтр, вторая и+1 отводная линия задержки, вторая группа из и фазовых детекторов, третья группа из и+1 фазовых детекторов, вторая группа из и пороговых элементов, третья группа из и+1 пороговых элементов, п перемножителей 20542 0знаков постоянных напряжений, и фильтров, блок логической обработки, причем выход входного полосового фильтра5соединен с входами первой линии задержки, выход второго полосовогофильтра соединен с первыми входамивторой и третьей групп Фазовых детекторов, входом второй и+1 отводной линии задержки и управляющим входомблока логической обработки, вторыевходы второй группы из и фазовых детекторов через и соответствующих полосовых фильтров подключены к высокочастотным выходам первой группы изи фазовых детекторов, выходы второйгруппы фазовых детекторов через ипороговых элементов второй группысоединены с первыми входами и перемножителей знаков, вторые входы которых соединены с выходами третьейгруппы из и пороговых элементов, отводы второй и+1 отводной линии задержки подключены к вторым входам25 третьей группы фазовых детекторов,выходы которых соединены с входамии+1 пороговых элементов третьей группы, выходы пороговых элементов, иперемножителей знаков и выход первой10 линии задержки подключены к соответствующим входам блока логической обработки, выход которого соединен свходом регистратора,.Составител Техред Л. Ол едактор Л,Пчолинск акаэ 4326/51 Про дственно-полиграфическое предприятие, г. Ужгород, ул. Проектная Тираж 772 ВПИИПИ Государственного ко по делам изобретений и 3035, Москва, Ж, Раушск