Устройство стабилизации уровня видеосигнала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9) И Б 552 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРпО делАм изОБРетений и ОтнРытий ОП П"ТЕ:БИБ . ЕТЕНИ Ц К АВТОРСК УРОВ О СТ У 2 т осит ие о изоб таби иовьппе-, Устр-воеоусилиния зации1, видмый п6 и 1 юа ре ключа комму авля ы 4, (21) 4179564/24-09 (22) 12.01.87 (46) 30.06.88. Бюл. (72) П.С; Гаран, Г,П О,П.Корнильев и В.К (53) 621.397 3 (088 (56) Авторское свид ,В 534885, кл. Н 04 Е ИЗОБ СВИДЕТЕЛЬС(57) Изобретенвидению. Цельние точности ссодержит аттентель 2, кодоуиртель 3, регист1406822 таторы 5 и 9, эл-т И 7, блоки срав-нения 8, 15 и 17, блок эл-тов ИЛИ10, эл-т задержки 12, эл-в ИЛИ 13,Р-триггеры 14 и 16, источник 18опорных напряжений, формирователь19 импульсов запуска, г-р 20 тактовых импульсов, формирователь 21 строИзобретение относится к технике телевидения и может быть использовано в видеотрактах телевизионных систем формирования видеосигнала из сигналов различных телевизионных датчиков.Цель изобретения - повышение точности стабилизации.На фиг. 1 представлена электрическая структурная схема устройства. стабилизации уровня видеосигнала; на Фиг.2 - временные диаграммы, поясняющие его работу.Устройство стабилизации уровня видеосигнала (фиг.1) содержит аттенюатор 1, видеоусилитель 2, кодоуправляемый переключатель 3, первый регистр 4, первый коммутатор 5, второй регистр 6, элемент И 7, первый блок 8 сравнения, второй коммутатор 9, блок 10 элементов ИЛИ, третий регистр 11, элемент 12 задержки, элемент ИЛИ 13, первый 0-триггер 14, второй блок 15 сравнения, второй П" триггер 16, третий блок 17 сравнения, источник 18 опорных напряжений, формирователь 19 импульсов запуска, генератор 20 тактовых импульсов, формирователь 21 стробирующих импульсов и селектор 22 синхроимпульсов строки полей.Устройство стабилизации уровня видеосигнала работает следующим образом.35 При подаче питающих напряжений и полного телевизионного сигнала (фиг.2 а) видеосигнал через контакты кодо- управляемого переключателя 3 и аттенюатор 1 поступает на вход видео- усилителя ,2. Уровень телевизионного сигнала на выходе видеоусилителя 2 бирующих импульсов и селектор 22 синхроимпульсов строки полей. Цель достигается путем сокращения времени пе"рестройки коэф. передачи аттенюатора1, которым определяется уровень теле"визионного сигнала. 2 ил. определяется коэффициентом передачи аттенюатора 1, который в момент вклю- чения может принять случайное значение в зависимости от состояния выходов первого регистра 4, которое может быть произвольным, Одновременно входной телевизионный сигнал поступает на вход селектора 22 синхроимпульсов строк н полей и на вход формирователя 2 1 стробирующих импульсов. Синхроимпульсы строк с выхода селектора 22 поступают на вход формирователя 21 стробирующих импульсов. Синхроимпульсы полей поступают на вход формирователя 21 и на вход формирователя 19 импульсов запуска для его сброса, В формирователе 21 стробирующих импульсов после отсчета 17 синхроимпульсов строк формируют импульс разрешения, который обеспечивает про" хождение импульса, соответствующего опорному импульсу "белого", передний фронт которого совпадает с передним Фронтом импульса "белого", а длительность короче импульса "белого" на 400-500 нс.Стробирующий импуЛьс (фиг, 2 б) с выхода формирователя 21 запускает исинхронизирует работу генератора 20 тактовых импульсов (фиг.2 в). Инвертированный стробирующий импульс с дру" гого выхода формирователя 21 обеспечивает запись логических уровней, характеризующих величину уровня выходного видеосигнала, с выходов второго 15 и третьего 17 блоков в первый 14 и второй 16 П-триггеры соответственно. Логические уровни на выходах второго 15 и третьего 17 блоков формируются в результате сравнения уровней видеосигнала на выходе видеоусилителя 2 с опорными напряжениями от10 15 20 30 35 40 45 тактовыми импульсами вправо обеспечивает синхронное управление первым 6 и вторым 9 коммутаторами.С подачей импульса запуска на вхо ды первого 6 и второго 11 регистров, первого коммутатора 5 и блока 10 элементов ИЛИ первый регистр 4 переводится из режима хранения в режим формирования искомого кода управления кодоуправляемым переключателем 3 со следующим алгоритмом работы.Импульсом установки (фиг.2 з), формируемым вторым коммутатором 9 иэ перисточника 18 опорных напряжений, за-дающих верхний и нижний пороги. Вслучае если уровень видеосигнала навыходе устройства находится в зоне,ограниченной верхним и нижним порогами, на выходах второго 15 и третьего 17 блоков, а следовательно первого 14 и второго 16 Р-триггеров и элемента ИЛИ 13 присутствует логический нуль.Импульс запуска, вырабатываемый формирователем 19 импульса запуска (фиг.2 д), в этом случае не происходит на выход. элемента И 7 и состояние выходов регистра 4 остается неизменным. Следовательно, коэффициент передачи аттенюатора 1 не изменяется и регистр 4 остается в режиме хранения случайного кода управления кодоуправляемым переключателем 3. При выходе уровня видеосигнала из зоны, ограниченной верхним и нижним порогами, на выходах второго 15 и третьего 17 блоков и, соответственно, первого 14 и второго Э-триггеров и элемента ИЛИ 13 присутствует логическая единица. При этом импульс запуска,. формируемый формирователем 19 в следующем телевизионном поле (полукадре), подается черезэлемент И 7 на входы выбора режима(Я-входы) второго 6 и третьего 11регистров, на входы блока 10 элементов ИЛИ, а также на первые сигнальные входы первого коммутатора 5(фиг.2 л), а через элемент 12 задержки - на входы записи (7-входы) второго 6 и третьего 11,регистров с параллельной записью информации. Нулевыеразряды второго 6 и третьего 11 регистров и первый разряд третьего регистра 11 используются как яжйкипамяти для записи логической единицы при подаче импульса запуска, что вдальнейшем при их поразрядном сдвиге вого тактового импульса, поступающего с выхода генератора 20 тактовых импульсов, на выходе старшего (первого) разряда первого регистра 4 всегда устанавливается логический нуль, а на всех остальных выходах первого регистра 4 устанавливается логическая единица (фиг.2 м). Этот код управления (01111) через кодируемый переключатель 3 устанавливает коэффициент передачи аттенюатора 1, со" ответствующий видеосигналу допустимого уровня.Полученный в результате уровеньвидеосигнала на выходе видеоусилителя 2 сравнивается первым блоком 8 с опорным напряжением номинального уровня, подаваемым с выхода источника 18.Если уровень видеосигнала меньшеноминального, то на выходе первого блока 8 (фиг.2 к) присутствует уровень логической единицы. Вторым так товым импульсом - после импульса установки он соответствует первому тактовому импульсу - (фиг.2 г) логическая единица с выхода первого блока 8 записывается в старший (первый) разряд первого регистра 4 (фиг.2 м). Это и есть искомое значение старшего разряда кода управления кодоуправляемым переключателем 3, который в результате должен обеспечить номинальный уровень видеосигнала, Одновременно с записью этого искомого значения кодауправления в первый разряд первого регистра 4 на выходе второго разряда первого регистра 4 устанавливается логический нуль (после импульса установки был уровень логической единицы), а на всех остальных выходах (с 3-го по 10-й) первого регистра 4 остается логическая единица. Следовательно, формируется новый код, так называемый испытательный код, у которого значение первого (старшего) разряда определено (в данном случае единица) и остается неизменным, а во втором разряде установлен логический нуль. По этому испытательному коду управления происходит увеличение (за счет старшего разряда) коэффициента передачи аттенюатора 1, а следовательно, и увеличение уровня видеосигнала на выходе, Вновь установлен,ный уровень видеосигнала снова сравнивается первым блоком 8 с номинальным уровнем, и если он равен или1406822 1При этом задержанным импульсом за- . пуска (фиг,2 е) выход нулевого разря ла второго регистра 6 (фиг,2 и) и выходы нулевого и первого разрядов третьего регистра 11 (фиг,2 ж) устанавливаются в состояние логической.единицы, а остальные выходы " 0 в состояние логического нуля. Логическая единица, записанная во втором регистре 6 при сдвиге на один разряд вправо (фиг, 2 и) каждым тактовым импульсом, начиная с второго (Фиг,2 в), обеспечивает прохождение на выход соответствующей ячейки коммутации, начиная с первой, первого коммутатора 5 информации, поступающей на второй вход данной ячейки ц (Фиг.2 л), т,е, подключает выход перВого блока 8 в каждом тактовом интервале к входу соответствующего раз" ряда первого регистра 4 (фиг. 2 л): во втором тактовом интервале - к вхо ду первого (старшего) разряда, в третьем - к входу второго разряда.. В одиннадцатом - к входу десятого (младшего) разряда,превышает последний, то на выходе первого блока 8 устанавливается логический нуль. Третьим тактовым импульсом (фиг.2 г) логический нуль с5 выхода первого блока 8 записывается во второй разряд первого регистра 4 (фиг.2 м), и это есть искомое значение второго разряда кода управления кодоуправляемым переключателем 3.Одновременно на выходе третьего разря да первого регистра 4 устанавливает ся логический нуль вместо логической единицы, В результате на выходах ,первого регистра 4 формируется новыйиспытательный код и цикл работы пов,торяется с учетом записи логическогоуровня с выхода первого блока 8, полученного в результате сравнения, в ,соответствующий разряд первого ре,гистра 4Процесс отыскания искомых значений разрядов кода управлвния кодоуправляемым переключателем 3 заканчивается записью одиннадцатым тактовым импульсом логического уровня с . выхода первого блока 8 в десятый (младший) разряд первого регистра 4, Таким образом,. уровень видеосигналаустанавливается в пределах допусковой зоны за время, не нревышающее ,длительности опорного импульса "белого". Две логические единицы, записанные в третий регистр 11 за счет сдви- га на один разряд вправо каждым тактовым импульсом, начиная с второго (фиг.2 ж), обеспечивают прохождение тактовых импульсов, поступающих с второго выхода генератора 20 (фиг.2 г), на вторые входы ячеек коммутации второго коммутатора 9 (на выходе только двух соседних ячеек коммутации коммутатора 9 (фиг,2 д). Это обеспечивает в каждом тактовом интервале, начиная с второго, запись информации только в два соответствующих разряда первого регистра 4 (фиг.2 м): во втором тактовом интервале - в первый (старший)и второй разряды, в третьем - во второй и третий разряды в десятом - в девятый и десятый (младший) разряды и в одиннадцатом - только в десятый (младший) разряд регистра. При этом в старший из пары соседних разрядов первого регистра 4 всегда записывается логический уровень с выхода первого блока 8 (Фиг.2 м), а в младший из пары соседних разрядов всегда записывается логический нуль. Режим Формирования кода управления начинается только при подаче импульса запуска на входы второго 6 и третьего 11 регистров, первого коммутатора 5 и блока 10 элементов ИЛИ. Импульс запуска по длительности равен длительности тактового импульса (фиг.2 д), но задержан на 50-100 нс относительно переднего фронта последнего, а после элемента 12 задержки - еще на 50 - 100 нс (Фиг,2 е). Передним Фронтом задержанного импульса запуска в первый разряд второго регистра 6 и в первый и второй разряды третьего регистра 11, записывается логическая единица, а в остальные разряда данных регистров - логический нуль, так как второй 6 и третий 11 регистры импульсом запуска, поступающими на их входы выбора режима (И-входы), переведены в режим параллельной записи инФормации. Одновременно импульсы запуска. через блок 10 элементов ИЛИ поступают на входы управления всех ячеек коммутации второго коммутатора. 9, что обеспечивает прохождение импульса установки, сформированного из первого тактового импульса (фиг.2 к), на входы синхронизации всех разрядов первого регистра 4. Передним40 7 1406 фронтом импульса установки в старший разряд первого регистра 4 записывается логический нуль, так как информационный вход старшего разряда через первый вход первой ячейки коммутации первого коммутатора 5 подключен к общей шине (логический нуль, см.фиг.2 л,м). При этом во все остальные разряды первого регистра 4 запи сывается логическая единица, так как на их информационные входы через первые входы соответствующих ячеек коммутации первого коммутатора 5 поступает логическая единица (импульс за пуска).Таким образом, в первом тактовом интервале на выходах первого регистра 4 устанавливается код управления кодоуправляемым переключателем 3, 20 при котором устанавливается коэффициент передачи аттенюатора 1, соответствующий случаю, когда на вход поступает видеосигнал номинального уровня. При этом уровень видеосиг нала на выходе меньше опорного напряжения номинального уровня, на выходе первого блока 8 присутствует логическая единица (фиг,2 к), которая поступает на вторые входы первого З 0 коммутатора 5. Передним фронтом вторОго тактового импульса (фиг.2 в) ло" гические единицы, записанные импульсом запуска во второй 6 и третий 11 регистры, сдвигаются на один разряд35 вправо, от старшего к младшему(фиг.2 ж,и). В результате логическая единица поступает на входы управления только первой и второй ячеек коммутации второго коммутатора 9 пар тактовых импульсов, что обеспечивает прохождение второго (инвертированного) тактового импульса (фиг,2 г) на выходы только первой и второй (фиг.2 з) ячеек коммутации второго 45 коммутатора 9. Следовательно, второй (инвертированный) тактовый импульс поступает на входы синхронизации только двух соседних разрядов первого регистра 4, начиная со старшего (первого). Во втором регистре 6 логическая единица присутствует только на его первом выходе (фиг,2 и), она поступает на вход управления только первой ячейки коммутации первого коммутатора 5, что обеспечивает Прохождение на выход первой ячейки сигнала, поступающего на ее второй вход, т.е. сигнала с выхода первого 822 8:блока 8 (фиг.2 д). Этот сигнал поступает на информационный вход старшего разряда первого регистра 4. На остальных выходах первого коммутатора 5, а следовательно, и на соответствующих информационных входах первого регистра 4 присутствует логический нуль, так как на первых входах первого коммутатора 5 после окончания импульса запуска установлен логический нуль.Таким образом, второй регистр 6 совместно с первым коммутатором 5 обеспечивает на время второго тактового интервала подключение выхода первого блока 8 к информационному входу старшего (первого) разряд первого регистра 4, а третий регистр 11 совместно с блоком 10 и вторым коммутатором 9 обеспечивает подачу второго (инвертированного) тактового импульса на входы синхронизации двух соседних разрядов первого регистра 4, также начиная со старшего (первого) разряда, т.е. на первый и второй разряды (фиг.2 з). Передним фронтом второго (инвертированного) тактового импульса логическая единица с выхода первого блока 8 переписывается в первый (старший) разряд первого регистра 4, а во второй разряд первого регистра 4 записывается уровень логического нуля. Все остальные разряды первого регистра 4 не изменяют своего состояния, так как на их входы синхронизации второй тактовый импульс не поступал. Если после первого тактового импульса уровень видеосигнала на выходе равен или больше опорного напряжения номинального уровня, то на выходе первого блока 8 устанавливается уровень логического нуля, который передним фронтом второго (инвертированного) тактового импульса переписывается в старший разряд первого регистра 4. Принцип действия с подачей третьего и последующих тактовых импульсов аналогичен работе при подаче второго тактового импульса, т.епо каждому тактовому импульсу происходит подключение входов синхронизации и информационных входов только двух соседнихразрядов первого регистра 4 со сдвигом на один разряд вправо от старшего. После записи логического уровня С выхода первого блока 8 в младший разряд первого регистра 4 последний переходит из ре9 340 б 822 жима формирования последовательности в кодов в режим хранения кода, при ко- в тором на выходе обеспечивается уро- п вень видеосигнала в пределах допусковой зоны,5 Формула изобретения Устройство стабилизации уровнявидеосигнала, содержащее последовательно соединенные аттенюатор, первый вход которого является входомустройства стабилизации уровня видеосигнала, и видеоусилитель, выход которого является выходом устройствастабилизации уровня видеосигнала,кодоуправляемый переключатель, выходы которого соединены с вторыми входами аттенюатора, первый регистр,выходы которого соединены с управляющими входами кодоуправляемого переключателя, первый блок сравнения,первый вход которого соединен с выходом видеоусилителя, селектор синхроимпульсов строк и полей и формирователь стробирующих импульсов, первый и второй входы которого соединенысоответственно. с первым и вторым вы-ходами селектора синхроимпульсовстрок и полей, вход которого объединен с третьим входом формирователястробирующих импульсов и первым входом аттенюатора, объединенным с первыми входами кодоуправляемого переключателя вторые входы которогообъединены и соединены с общей шиной, о т л и ч а ю щ е е с я тем,что, с Целью повышения точностистабилизации путем сокращения времени перестройки коэффициента переда 40чи, в него введены последовательносоединенные первый Э-триггер, элементИЛИ, элемент И и элемент задержки,второй Р-триггер, выход которого соединен с вторым входом элемента ИЛИ,второй и третий блоки сравнения, вы 45ходы которых соединены с Э-входамипервого и второго Э-триггеров соответственно, источник опорных напряжений, первый, второй и третий вы-.ходы которого соединены соответственно с вторым входом первого блокасравнения, с первым входом второгоблока сравнения и с первым входомтретьего блока сравнения, второй 10ход которого объединен с вторым ходом второго блока сравнения и с ервым входом первого блока сравнеия, генератор тактовых импульсов, ход которого соединен с первым выходом формирователя стробирующих импульсов, второй выход которого соединен с С-входами первого и второго Э- триггеров, формирователь импульсов запуска, первый вход которого соеди" нен с первым выходом селектора синхроимпульсов строк и полей, второй вход соединен с первым выходом генератора тактовых импульсов, а выход - с вторым входом элемента И, а также первый коммутатор, выходы которого соединены с Э-входами первого регистра, первый вход соединен с общей шиной, вторые входы объединены иф соединены с выходом первого блока сравнения, а третьи входы объединены и соединены с выходом элемента И, второй регистр, выходы которого соединены с четвертыми входами первого коммутатора, Э-вход нулевого разряда соединен с шиной питания, Э-входы разрядов, кроме нулевого, соединены с общей шиной, а С-, Ч- и И-входы соединены соответственно с первым выходом генератора тактовых импульсов, выходом элемента задержки и выходом элемента И, второй коммутатор, выходы которого соединены с С-входами первого регистра, первые входы соединены с общей шиной, а вторые входы объединены и соединены с вторым выходом генератора тактовых импульсов, блок элементов ИЛИ, выходы которого соединены с третьими входами второго коммутатора, а первые входы объединены и соединены с выходом элемента.И, а также третий регистр, выходы разрядов которого, кроме нулевого и первого, соединены с вторыми входами блока элементов ИЛИ, Э-входы нулевого и первого разрядов соединены с шиной питания, Э-входы разрядов, кроме нулевого и первого, соединены с общей шиной, а С-, Ч- и Ы-входы объединены соответственно с С, Ч- и Ч-входами второго регистра, при этом выход первого разряда третьего регистра соединен с четвертым входом второго коммутатора.1406822 орректор Н,Коро каз 3210/5 роизводственно-полиграфическое предприятие, г. У ул. Проектная,Составитель Э.Бориедактор А.Огар Техред А.Кравчук 6 Тираж 660ВНИИПИ Государственногопо делам изобретений 113035, Москва, Ж, Рауш Подписное омитета СС открытий ая наб., д