Устройство для передачи сигналов

(51)4 Н 03 М 5 1 ОПИСАНИЕ ИЗОБРЕТЕНК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) 924889 (21) 4060053/ (22) 25,04,86 (46) 30.0388 (72) Е.А.Гурв (53) 621,394, (56) Авторско 9 924889, кл. 24-09 Бюл. В 12 иц и В.Ю.Олещу 14 (088.8) е свидетельств Н 03 М 5/12, СС О. ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ СИГНАЛОВ(57) Изобретение может использоваться для передачи дискретных сигналовпо каналам связи и является усовершенствованием изобретения по а.с,9 924889, Цель изобретения - повышение скорости передачи, Устр-во содержит выходной согласующий блок 1,коммутатор 2, распределитель 3, дешифратор 4, преобразователь 5 длительности сигналов, блок 6 синхронизациишифратор 7, формирователи 8, 9 сигналов, элемент ИЛИ 10, усилитель 11,фильтр 12, блок 13 согласования сканалом, синхрогенератор 14, преобразователь 15 бинарных сигналов,801385295 А 2 блок 16 согласования и фильтр 17,В положении 1 коммутатора 2 (ил,)входные бинарные символы преобразуются преобразователем 15 в двухкратные биимпульсные сигналы 2 БИЦ-кода,которые через блок 16, фильтр 17 ивыходной согласующий блок 1 поступают на выход устр-ва, В положении 11коммутатора 2, когда осуществляетсяработа по полосному каналу, входнойсигнал поступает на преобразователь15 через распределитель 3 и преобразователь 5, Функции отключенных блоков 1, 16, 17 выполняют усилитель 1,фильтр 12 и блок 13. В распределителе 3 первые два иэ пяти символовпроходят на преобразователь 5, растягиваются в нем до длительности пяти символов и преобразуются в четыресимвола в преобразователе 15, а следующие три символа проходят на дешифратор 4, Шифратор 7 и формирователи8, 9 обеспечивают преобразованиесимволов, полученных преобразователем 15, в выходные сигналы в соответствии с табл. 4 ил, 1 табл.Изобретение относится к радиотехнике и может использоваться для передачи дискретных сигналов по каналам связи и является дополнительнымк.авт. св. В 924889,Цель изобретения - повышение ско;рости передачи.На фиг. 1 представлена структурная электрическая схема устройства,на фиг.2 - пример выполнения блока синхронизации, на фиг. 3 - пример выполнения первого и второго Формирователейсигналов; на фиг, 4 - спектр сигналаР (ы).15Устройство для передачи сигналовсодержит (Фиг. 1) выходной согласующий блок 1, коммутатор 2, распределитель 3, дешифратор 4, преобразователь5 длительности сигналов, блок 6 синхронизации, шифратор 7, первый 8 ивторой 9 формирователи сигналов,элемент ИЛИ 10, усилитель 11, фильтр 12,блок 13 согласования с каналом,синхрогенератор 14, преобразователь 15бинарных сигналов, блок 16 согласования, фильтр 17.Блок 6 синхронизации содержит(фиг. 2) делитель 6, 1, фазовый дискриминатор 6,2, делитель 6.3 на три,делитель 6.4 на четыре, три делителя6.5 - 67 на два, два делителя 6,8и 6.9 на пять, инвертор 6. 10, .дваэлемента И 6. 11 и 6. 12.Первый формирователь 8 сигналовсодержит (фиг. 3) инвертор 8,1, одиннадцать элементов И 8.2 - 8. 12, пятьэлементов ИЛИ 8,13 в . 8.17, два регистра 8.18 и 8.19 сдвига.Устройство работает следующим об 40разом.В положении 1 коммутатора 2 входпреобразователя 15 соединяется с входом устройства (Фиг. 1), выход синхрогенератора 14 соединяется с синхронизирующим входом преобразователя 15бинарных сигналов, выход преобразователя 15 бинарных сигналов соединяетсяс входом блока 16 согласования, а выход выходного согласующего блока 1с выходом устройства, При этом бинар ные символы, поступающие на вход устройства в преобразователе 15 бинарныхсигналов преобразовываются в двукратные биимпульсные сигналы, которые через блок 16, фильтр 17 и выходной согласующий блок 1, служащий для согласования с кабелем, поступают на выходустройства, В положении 2 коммутатора 2 вход преобразователя 15 бинарных сигналов соединяется с входом устройства через распределитель 3 и преобразователь 5 длительности сигналов, а выход преобразователя 15 соединяется с входами шифратора 7, первого 8 и второго 9 Формирователей сигналовСинхронизирующий вход преобразователя 15 бинарных сигналов соединяется с третьим выходом блока 6 синхронизации. При этом преобразователь 15 бинарных сигналов работает также, как и при включении коммутатора 2 в положении 1, а сигналы с его выхода управляют работой шифратора 7 и первого 8 и второго 9 формирователей сигналов. Блок 16, фильтр 17 и. выходной согласующий блок 1 отключены, Функции фильтрации и согласования с каналом выполняют усилитель 11, фильтр 12 и блок 13 согласования с каналом,Последовательность бинарных символов (фиг. 2) с выхода источника информации поступает на первый вход фазового дискриминатора 6.2 блока 6, в котором реализуется фазовая дискриминация сигналов от источника и сигналов тактовой частоты Е , поступаютф щих на его второй вход с одного из выходов делителя 6.6. На второй вход фазового дискриминатора 6.2 поступают сигналы опорной частоты с выхода делителя 6,1 через соответствующий вход блока 6 синхронизации и далее делитель 6.1 соответственно в случаях передачи информации по полосному каналу или кабельной физической линии. В фазовом дискриминаторе 6,2 происходит сравнение сигналов, поступающих от источника с сигналами тактовой частоты, поделенными соответствующими делителями 6.3 - 6.9.При отсутствии отклонений передних фронтов входного сигнала и сигнала тактовой частоты сравнение в фазовом дискриминаторе 6,2 происходит таким образом, что сигналы подстройки не выделяются, на делители 6,3, 66, 6.8 сигналы подстройки не поступают и в последовательности сигналов опорной частоты вставление - выбивание импульсов не происходит.При отклонениях передних Фронтов входного сигнала и сигналов тактовой частоты в фазовом дискриминаторе 6,2 выделяются сигналы подстройки, которые изменяют число. импульсов в последовательности сигналов опорной частотына данном интервале времени. На выходах блока 6 синхронизации, на выходах инвертора 6.10 и двух элементов И 6.11 и 6.12 получают все не 5обходимые частоты: Г,/10; 2 Г /5;Г,/2; Г; 3 Г; Г, /2, сдвинутая наСигналы входной информации (фиг.3)поступают на входы элементов И 8,6 и8.7 через инвертор 8.1 и элемент И8. 12, на вторые входы которых, а также на вход инвертора 8. 1 и первыевходы элементов И 8.10; 811 и 8.2;:8,5 поступают сигналы Г/1 О с выходаблока 6 синхронизации. Выход инвертора 8.1 соединен с первым входомэлементов И 8.8, 8.9, 8,3 и 8.4, Выходы элементов 8.6 и 8,7 соединенысоответственно с вторыми входами эле ментов И 8,3 и 85, а выходы элементов И 8.8 и 8,9 соответственно с первыми входами элементов ИЛИ 8.15 и8,14, вторые входы которых соединеныс выходами соответственно элементов 25И 8.11 и 8,10, причем на вторые входы элементов И 8.8, 8,10 и 8.9, 8.11поступают соответственно сигналы частот Г и К Гт, а выходы элементовИ 8,2, 8,3 и 8,4, 8.5 соответственночерез элементы ИЛИ 8.16 и 8.13 соединены с информационными входами регистров 8,18 и 8.19 сдвига, синхронизирующие входы которых соединены соответственно с выходами элементовИЛИ 8.15 и 8.14. При значении К = 4на выходе первого формирователя 8формируется последовательность сигналов из входного слова, повторенного 4 раза, а во втором формирователе409 при К = 3 - из входного слова, пов-торенного 3 раза (в обоих случаях наинтервале времени, соответствующемпередаче пяти информационных символов, следующих с частотой Г т),Первый формирователь 8 работает,если на вход дешифратора 4 (фиг. 1)поступила комбинация трех символов111, а второй формирователь 9 - еслипоступила комбинация 000.При работе по Физической линиикоммутатор 2 переключают в положение1. При этом бинарные символы из источника через соответствующие вход ивыход коммутатора 2 поступают на первый вход преобразователя 15 бинарныхсигналов, на второй вход которого поступает тактовая частота Г с выходаблока 6 через соответствующий входСигнал на Устройство Правило преобразования в символе2 БИЦ-кода выходе дешифратора реализующее преобразование 110 1 -ф. 1 100 0 -" 1001коммутатора 2. При этом каждая парабинарных символов преобразовываетсяв соответствующее слово 2 БИЦ-кода,С выхода преобразователя 5 бинарныхсигналов последовательность кодовыхслов через соответствующий вход коммутатора 2 поступает на вход блока 16согласования и далее через фильтр 17,выходной согласующий блок 1 и коммутатор 2 поступает на вход канала,При работе по полосному каналукоммутатор 2 переключают в положение 2, при котором информационные символы из источника через соответствующий вход коммутатора 2 поступают враспределитель 3, и в распределителе3 каждые первые два из пяти пришедшихсимволов поступают на его выход и далее в преобразователь 5 длительностисигналов, а следующие три символа -на его другой выход и далее в дешифратор 4. Длительность двух символов,поступивших из распределителя 3 в преобразователь 5 длительности сигналовувеличивается и становится равнойдлительности пяти информационных символов, поступивших из источника информации, Далее в преобразователе 15 бинарных сигналов эти символы преобразовываются в слова той же длительности, но состоящие из четырех символовв соответствии с правилом11 110010 1001О 011000 0011Три последних символа из каждыхпяти, поступивших из источника и сигналы синхронизации из блока 6 обеспечивают преобразование в шифраторе7, первом 8 и втором 9 формирователяхсимволов, полученных на выходе преобразователя 15, в выходные сигналыв соответствии с таблицей,5 1385295Продолжение таблицы 0110 ОО 001 оо 00 Оо ОО оо ОО 00 Спектр с 0110 0011 0011 1001 1001 0011 0110 1001 1001 0110 0011 0011 1001 1001 0011 0011 1001 1001 0110 0110 (2 х 2 0011 0110 1001 0011 0011 1001 1001 0110 0110 1001 ) кода 011 1 О 001 1 1001 0 - 0110 игналов 15 1 - 1001 0 0011 100+1,39 соя 247 пЕС, -0,67 соя 28 ИЛ 1 0110 0 - 0011 010 приведен на фиг. 4 (код с. параметрами тп = 1 = е). В качестве дополнительных второго и третьего подмножеств используется множество сигналов двукратной фазовой манипуляции вида (формируемых в первом формирователе 8)0110 0110 0110 01101001 1001 1001 10011100 1100 1100 11000011 0011 0011 0011и множество формируемых во втором формирователе 9 перенесенных по частоте сигналов вида1100 1100 11000011 0011 00111001 1001 10010110 0110 0110спектры которых приведены на фиг. 4 и обозначены соответственно ДФИи ДФИ,На фиг, 4 видно, что две полосы главных лепестков спектров трех используемых множеств сигналов расположены в полосе частот 2 й - 6 Г и не включают область 0 - 2 Г, что подтверждает повышение скорости передачи. Увеличить Гв 4 раза иповторить4 раза слово Первый формирователь 258 сигналов Увеличить Е,. в 3 раза и повторить 3 раза слово 000 Второй формирователь 309 сигналов 35 Формула изобретения Устройство для передачи сигналов по авт. св. Р 924889, о т л и ч а ющ е е с я тем, что, с целью повышения скорости передачи, введены дешифратор, последовательно соединенные распределитель и преобразователь длительности сигналов, коммутатор, шифратор, первый формирователь сигналов,1 1100 Шифратор 7 50 - 0011 Комбинации символов, полученные на выходах шифратора 7, первую 8 и вторую 9 формирователей, через элемент ИЛИ 10, усилитель 11, фильтр 12блок 13 согласования с каналом, соот ветствующие вход и выход коммутатора 2 поступают в канал связи.В результате в шифраторе 7 реализуется код с множеством слов:1100 1100 0011 0011 45 1100 0011 0011 11000011 0011 1100 11000011 1100 1100 00111100 1100 0110 01101100 0110 0110 100 50 0110 0110 1100 1000110 1100 1100 01101100 1100 1001 1001блок синхронизации ипоследовательно соединенные второй формирователь сигналов, элемент ИЛИ, к второму и третьему входам которого подключены соот 5 ветственно выходы первого формирователя сигналов и шифратора, усилитель, фильтр и блок согласования с каналом, при этом выход синхрогенератора через коммутатор подключен к первому входу преобразователя бинарных сигналов и второму входу преобразователя длительности сигналов, выход которого соединен с вторым выходом коммутатора и вторым входом преобразователя би нарных сигналов, выход которого подключен к второму входу коммутатора, третий выход которого соединен с входом распределителя, второй выход которого подключен к сигнальному вхо-. 2 О ду дешифратора, синхронизационный вход и первый, второй и третий выходы которого соединены соответственно с первым выходом блока синхронизации, с первым сигнальным входом дешифрато- Ъ ра, к синхронизационному входу которого подключен второй выход блокасинхронизации, с первым сигнальнымвходом первого формирователя сигналов, к синхронизационному входу которого подключен третий выход блокасинхронизации, и с первым сигнальнымвходом второго формирователя сигналов, к синхронизационному входу которого подключен четвертый выход блокасинхронизации, причем второй сигнальный вход шифратора соединен с вторымисигнальными входами первого и второго формирователей сигналов и с четвертым выходом коммутатора, к третьему и четвертому входам которого подключены соответственно выходы блокасогласования с каналом и выходногосогласующего блока, а четвертый выход коммутатора соединен с входомблока согласования, при этом блоксинхронизации соединен с коммутатором.1385295 игФ Составитель А,Иоскевичедактор Т,Лазоренко Техред Л,Олийнык оррек писное Зака ород,Производственно-полиграфическое предприятие, г 22/54 ТиралВНИИПИ Государстве по делам изобрете 113035, Москва, Жого комитета СССРий и открытий Раувская наб д,