Микропрограммное устройство управления

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЗОБРЕ ТЕЛЬСТВ ЕН(53) 68 (56) Ав У 59694Авто У 11335 СССР78.СР1983. ьство 22, 1 тво С 1/00,РОИСТВ НОЕ УС я к анто ехнике и пост авляющихспользова евай ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕН АВТОРСИОМУ СВИ 1 790/24-2402,8605.87. Бюл, У(57) Изобретение относитматике и вычислительнойможет быть использованония реконфигурируемых упрвычислительных систем с Ш 4 С 06 Р 9/22, 11/00 нием множества однотипных микропрограммных устройств управления. Целью изобретения является повьппение на дежности функционирования устройства за счет устранения влияния сбоев на его работу и блокировки выдачи искаженной микрокоманды в операционное устройство. Устройство позволяет выполнить такт, в котором зафиксиро-, вана ошибка. Если это был сбой, устройство продолжает работу, если же произошел отказ - устройство прекращает Функционирование, При искажении операционного кода блок анализа формирует сигнал, запрещающий выдачу микрокоманды в операционное устройство.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано при построении реконфигурируемых управляющих и вычислительных систем с использованиеммножества однотипных микропрограммных устройств управления.Цель изобретения - повышение надежности за счет устранения влияниясбоев на работу и блокировки выдачиискаженной микрокоманды в операционное устройство;.На фиг.1 представлена функциональная схема микропрограммного устройства управления; на фиг. 2 - функцио- энальная схема узла контроля на четность; на фиг.З - функциональнаясхема блока анализа.Микропрограммное устройство управления (фиг.1 содержит блок 1 памяти, 20регистра 2 адреса, регистр 2 микрокоманд с полями; 3. 1 - кода логическихусловий; 3.2 - модифицируемого разряда адреса 3.3 - немодифицируемых2 эразрядов адреса; 3.4 - кода микроопераций; 3,5 - признака конца. команды,3.6 - контрольного признака четности,регистра 4 команд, блок 5 контроляна четность, блок 6 анализа,дешифратор 7, мультиплексор 8 логических условий, коммутатор 9 адреса,блок коммутаторов 10,в 0,(п), чет.вертый элемент ИЛИ 11 вторую группу12 элементов И, преобразователь 13кода отказа в код номера модуля, 35триггер 14 пуска, триггеры 15,115.п отказов, генератор 16 тактовыхимпульсов, первую группу 17 элементов И, блок 18 элементов ИЛИ, первый элемент ИЛИ 19, третий элемент 40ИЛИ 20, второй элемент ИЛИ 21, одновибратор 22, третью группу 23 элементов И, входы 24 кода операции,входы 25.1 - 1-25,(п) адреса, вход26 логических условий, вход 27 пуска, 45управляющие 28 и информационные 29,1 -29.(п) выходы устройства,Блок 5 контроля на четность(фиг,2) содержит первый 30 и второй31 блоки элементов суммы по модулю 50два, элемент 32 суммы по модулю два.Блок анализа 6 (фиг.З) содержит триггер 33 ошибки в операционной информации, триггер 34 ошибки в адресной информации, элемент 35 задержки, элемент И 36.Блок 1 памяти предназначен для хранения микропрограмм управления,а также кодов передачи управленияаналогичным модулям, регистр 2 адреса - для задания адреса запоминающего блока 1 при считывании из негоинформации, регистр 3 микрокоманд -для хранения считанных микрокоманд,регистр 4 команд - для хранения кодаопераций, необходимого для перекоммутации адреса передачи управленияпри возникновении отказа соответствующего модуля, блок 5 контроля начетйость - для обнаружения ошибкив адресном и операционном коде, блок6 анализа - для определения местаошибки и повторного выполнения тактаработы устройства, в котором была зафиксирована ошибка, дешифратор 7для определения номера модуля, которому необходимо передать управление,мультиплексор 8 логических условийдля формирования значения модифицируемого разряда адреса очередной микрокоманды,Коммутатор 9 адреса предназначендля коммутации адреса очередной микрокоманды, При наличии признака конца команды на выходе 3.5 регистра 3микрокоманд очередной адрес микрокоманды коммутируется с входа 24 кодаоперации. При отсутствии признакаконца команды адрес очередной микрокоманды коммутируется в зависимостиот хода выполнения микропрограммы,При наличии сигнала блокировки наодном из выходов блока 6 анализа ком"мутация адреса очередной микрокоманды не производится,Блок коммутаторов 10,1 - 10,(п - 1)определяет прохождение адреса передачи управления в соответствующиймодуль,Элемент ИЛИ 11 предназначен дляформирования управляющего сигнала,запрещающего коммутацию адреса, наосновании наличия признака конца команды на выходе 3,5 регистра 3 микрокоманд и сигнала блокировки адреса на одном из выходов блока 6 анализа, Группа 12 элементов И предназначена для блокировки приема операционной информации, считанной поискаженному адресу из блока 1 памяти, при наличии сигнала блокировкимикрокоманды на одном из выходовблока 6 анализа,Преобразователь 13 кода отказа вкод номера модуля предназначен дляперекоммутации передачи адреса управ310818пения в блоках коммутаторов 10,в10,(п) при появлении отказа в соот.ветствующем модуле системы в зависимости от выполняемого кода операции, поступающего с выхода регистра4 команд.Триггер 14 пуска предназначен длязапуска генератора 16, включение которого происходит по сигналу пускас входа 27 или при поступлении адре - 10са с входов 25,1-25,(п) с аналогичных модулей,Триггеры 15,1 - 15,п отказов предназначены для хранения признаков от -казов соответствующих модулей системы, поступающих с одного из выходовблока 6 анализа, генератор 16 - длясинхронизации работы устройства.Группа элементов И 17 предназначена для передачи в преобразователь 2013 кода признака отказа того модуля,на который необходимо передать адресуправления.Блок элементов ИЛИ 18 предназначен для сборки кода операции с входа24 устройства и кодов адресов с входов 25,1 - 15,(п) с последующей передачей через коммутатор 9 на регистр2 адреса,Элемент ИЛИ 19 предназначен для 30сборки сигналов на.начало работы модуля, элемент ИЛИ 20 - для формирования сигнала на разрешение передачиадреса тому модулю, который определен преобразователем 13 кода, Элемент ИЛИ 21 предназначен для сборкисигналов на прекращение работы устройством,Одновибратор 22 предназначен дляформирования импульса по окончании 40микропрограммы, что характеризуетсяпоявлением признака конца командына выходе регистра 3 микрокоманд,Группа элементов И 23 предназначена для блокировки выдачи искаженной микрокоманды при наличиина одномиз выходов блока 6 анализа сигналаблокировки.Микропрограммное устройство управления функционирует следующим образом.В исходном состоянии регистры находятся в нулевом состоянии. Начало работы устройства определяется поступлением на вход 27 устройства сигнала пуска. Данный сигнал через элемент ИЛИ 19 поступает на . Я-вход триггера 14 пуска и устанавливает его в единичное состояние. Сигнал с прямого выхода триггера 14 разрешает прохождение с входа 24 кодаоперации через блок 18 элементов ИЛИи коммутатор 9 адреса на регистр 2адреса по концу первого тактовогоимпульса, поступающего с генератора16 тактовых импульсов, Код операцииопределяет начальный адрес микропрограммы, По второму тактовому импульсу с выхода генератора 16 из блока 1памяти по адресу, содержащемуся в регистре 2 адреса, через группу элементов И, 12 происходит считывание операционной информации в регистр 3 микрокоманд,При отсутствии на одном из выходов блока 6 анализа сигнала блокиров.ки адреса, указывающего что искажена операционная информация, с регистра 3 микрокоманд на выход 28 черезгруппу элементов И 23 выдается первая микрокоманда на управление, например, операционным устройством,На выходе 3,5 регистра 3 признак кон.ца команды, сигнал логического нуляпоступает через элемент ИЛИ 11 науправляющий вход коммутатора 9 адре -са и разрешает загись адреса очередной микрокоманды в зависимости отинформации, находящейся в поле 3.1кода логических условий, в поле 3,2модифицируемого разряда адреса и вполе 3.3 немодифицируемых разрядовадреса. Если микрокоманда являетсямикрокомандой линейной последователь.ности, то код адреса определяетсякодом немодифицируемых разрядов адреса с выхода 3.3 и модифицируемымразрядом адреса с выхода 3,2 регистра 3. В этом случае модифицируемыйразряд адреса при нулевом коде логических условий с выхода 3,1 регистра3 через мультиплексор 8 проходит безизменения,Если микрокоманда является микро- командой ветвления, то адрес очередной микрокоманды определяется постоянной частью кода адреса (немодифицируемой частью) и переменной частью (модифицируемьи разрядом адреса), Если проверяемое логическое условие выполнено, то модифицируемая часть кода адреса имеет единичное значение и сформированный таким образом адрес очередной микрокоманды через коммутатор 9 адреса поступает на регистр 2 адреса по такто 13108вому импульсу с выхода генератора 16. Импульс с выхода генератора 16 поступает на управляющий вход первого триггера 15, отказа и если он находится в единичном состоянии 5 (что свидетельствует о том, что в устройстве прбизошел отказ), то информация об этом передается на выходы 29, 1-29, (п) аналогичным модулем, где учитывается при передаче 10 управления.По мере выдачи информации микропрограммным устройством управления происходит ее контроль в блоке 5 на 15 четность, При этом происходит контроль как адресной, так и операционной информации и при искажении одного из кодов блок 5 контроля на четность формирует сигнал ошибки х, и 20 сигналы, указывающие, какой из кодов, операционный (х ) или адресный (х ), искажен, Эти сигналы поступают на блок 6 анализа, сигналы, указывающие, что искажен операционный 25 код либо адресный код, поступают на Б-вход соответствующего триггера 33 ошибки либо 34, поступивший сигнал устанавливает триггер в единичное состояние, Если искажена операцион ная информация на инверсном выходе триггера 33 ошибки, Формируется сигнал блокировки адреса, запрещающий прием очередного адреса в регистр 2 и выдачу искаженной микрокоманды на уравляющий выход 28, Этот сигнал поступает через элемент ИЛИ 11 на управляющий вход коммутатора 9 адреса и блокирует прием адреса, сформированного на основе искаженной опе рационной информации, Одновременно этот сигнал поступает на группу элементов И 23, запрещая выдачу искаженной микрокоманды,Если произошло искажение адресной 5 информации, на инверсном выходе триггера 34 ошибки устанавливается нулевой уровень сигнала блокировки микро- команды, этот сигнал поступает на группу элементов И 12 и запрещает 50 прием в регистр 3 микрокоманды информации, считанной по искаженному адресу.Сигнал ошибки с блока 5 контроляна четность поступает на элемент 35 задержки блока 6 анализа, длительность задержки которого равна такту работы устройства, и используется 18 6для формирования признака отказа в следующем такте работыМикропрограммное устройства управления повторно выполняет такт, в котором была зафиксирована ошибка, Первый и второй тактовый импульсы поступают соответственно на К-вход триггеров 34 и 33 ошибки и устанавливают их в нулевое состояние. Если в этом такте искажение адресной или операционной информации не проиэошлор на выходе блока 5 контроля на четность сигналы х, х и х не формируются и устройство продолжает свое функционирование. Если в повторно выполняемом такте обнаружено искажение одного из кодов, то как и в предыдущем такте триггер 33 ошибки или 34 устанавливается в единичное состояние и на выходе элемента И 36 Формируется признак отказа, который с приходом тактового импульса на управляющий вход триггера 15. отказа перебрасывает данный триггер в единичное состояние, Сигнал, свидетельствующий об отказе устройства, с прямого выхода триггера 15.1 через элемент ИЛИ 21 поступает на В.-вход триггера 14 пуска, и устройство прекращает работу.Если устройство исправно, то по окончании микропрограммы для продолжения функционирования системы оно может передать управление аналогичному модулю системы,Передача управления осуществляется следующим образом. С выхода 3регистра 3 микрокоманд передачи управления выдается код номера модуля, которому необходимо передать управление, Данный код поступает на вход дешифратора 7, По признаку конца команды с выхода 3,5 регистра микрокоманд возбуждается один из выходов дешифратора 7, соответствующий модулю для передачи управления, и адрес с выходов 3.2 и 3.3 регистра 3 через соответствующий коммутатор блока коммутаторов 10.1 - 10.(п) передается на один из выходов 29,1-29,(п) аналогичному устройству. Данным образом устройство функционирует если соответствующий модуль системы исправен, Если модуль, которому необходимо передать управление, отказал (что определяется в укаэанном модуле аналогично тому, как было рассмотрено ранее),13108 Формула то передача управления осуществляется в зависимости от выполняемой ко 3манды (кода операции, хранимого врегистре 4 команд) и номера отказав -щего модуля системы. Признак отказад-го модуля системы с входов 25,в25. (и) поступает на Б-вход триггеров 15.2-15,п, соответствующих определенному модулю, Для каждого кодаоперации вместо отказавшего модуля Юможет быть передано управление надругой определенный модуль системы,в котором хранится дубль нужной микропрограммы или укороченная микропро грамма, 151 Функцию управления заменой отказавшего модуля выполняет преобразователь 13 кода, .на входы которогопоступает признак того, что модуль,которому необходимо передать управление, отказал и код операции, Поэтой информации преобразователь 13кода определяет модуль, которому необходимо передать управление вместоотказавшего. На одном из выходовпреобразователя 13 кода появляетсясигнал, определяющий тот номер модуля, которому необходимо передать управление вместо отказавшего. Этотсигнал поступает на соответствующийкоммутатор 10.1 - 10,(п) и по признаку конца команды адрес передаетсяна один из выходов устройства,После прихода от другого модулясистемы по одному из входов 251 -3515,(п) адреса, с которого необходимо начать работу (выдачу микрокоманд), он через блок 18 элементовИЛИ поступает на информационный вход 40коммутатора 9 адреса и на элементИЛИ 19, На выходе элемента ИЛИ 19появляется сигнал, который перебрасы.вает триггер 14 пуска в единичноесостояние и тем самым запускает гене. 45,ратор 16 тактовых импульсов, Первымтактовым импульсом с входа генератора 16 информация через коммутатор 9адреса заносится в регистр 2. По этому адресу происходит считывание информации из запоминающего блока 1,Далее устройство работает аналогичнорассмотренному ранее,изобретения Микропрограммное устройство управления, содержащее блок памяти, регистр адреса, регистр микрокоманд,18 8регистр команд, блок контроля на четность, дешифратор, мультиплексор логических условий, коммутатор адреса,блок коммутаторов, преобразователькода отказа в код номера модуля,триггер пуска, группу триггеров отка.зов, генератор тактовых импульсов,первую группу элементов И, блок элементов ИЛИ, первый элемент ИЛИ, второй элемент ИЛИ, третий элемент ИЛИ,одновибратор, причем выход коммутатора адреса соединен с информационным входом регистра адреса, выход по-ля адреса которого соединен с адресным входом блока памяти, выход полякода логических условий регистрамикрокоманд соединен с управляющимвходом мультиплексора логических условий и входом дешифратора, выходполя модифицируемого разряда адресарегистра микрокоманд соединен с первым информационным входом мультиплексора логических условий, выходы полянемодифицируемых разрядов адреса регистра микрокоманд соединены с первым информационным входом коммутатора адреса и группой информационныхвходов блока коммутаторов, выходыдешифратора соединены с первой группой управляющих входов блока коммутаторов и с первыми входами элементов И первой группы, выходы блокакоммутаторов являются информационными выходами устройства, выход мультиплексора логических условий соединенс входом модифицируемого разрядаадреса первого информационного входакоммутатора адреса и входом немодифицируемого разряда адреса группы информационных входов блока коммутаторов, выход поля кода логических условий, выходы поля немодифицируемых разрядов адреса и выход поля микро- операций регистра микрокоманд соединены с первым входом блока контроля на четность, выход поля контрольного признака четности регистра микрокоманд соединен с вторым входом блока контроля на четность, выход поля адреса регистра адреса соединен с третьим входом блока контроля на четность, вЫход поля контрольногопризнака четности регистра адресасоединен с четвертым входом блокана четность, вход кода операцииустройства соединен с информационнымвходом регистра команд и входом блока элементов ИЛИ, входы адреса уст 1310818ройства соединены с группой входовблока элементов ИЛИ, выход которого соединен с вторым информационным входом коммутатора адреса, вход пуска устройства соединен с входом первого элемента ИЛИ, выход блока элементов ИЛИ соединен с группой входов первого элемента ИЛИ, выход которого соединен с Б-входом триггера пуска, прямой и инверсный выходы триггера пуска соединены соответственно с первым и вторым входами генератора тактовых импульсов, выход которого соединен с входами синхронизации регистра адреса, регистра команд, регистра микрокоманд, первого триггера отказа группы, прямой выход триггера пуска соединен с первым управляющим входом коммутатора адреса, вход логических условий устройства соединен с вторым информационным входом мультиплексора логических условий, прямой выход первого триггера отказа группы соединен с выходом отказа устройства и первым входом второго элемента ИЛИ, выход которого соединен с К-входом триггера пуска, входы отказа устройства соединены с Б-входами соответ ствующих триггеров отказа группы,начиная с второго, прямые выходы которых соединены с вторыми входами соответствующих элементов И первой группы, выходы элементов И первой группы соединены с первой группой входов преобразователя кода отказа в код номера модуля, выходы регистра команд соединены с второй группой входов преобразователя кода отказа в код номера модуля, выходы которого соединены с второй группой управляющих входов блока коммутаторов и входами третьего элемента ИЛИ, выход которого соединен с третьей группой управляющих входов блока коммутаторов, выход поля признака конца команды регистра микрокоманд соединен с четвертой группой управляющих входов блока коммутаторов, разрешающим входом дешифратора и входом одновибратора, выход которого соединен с вторым входом второго элемента ИЛИ, отличающееся тем, что, с целью повышения надежности за счет устранения влияния сбоев на работу и блокировки выдачи искаженной микрокоманды в операционное устройство,в устройство введены блок анализа5 Ю ра тактовых импульсов, выход признака отказа блока анализа соединен с Р-входом первого триггера отказа группы, выход блокировки микрокоман ды блока анализа соединен с первыми входами элементов И второй группы, выходы блока памяти соединены с вторыми входами элементов И второй группы, выходы элементов И которой соединены с информационными входами регистра микрокоманд, выход блокировки адреса блока анализа соединен с первыми входами элементов И третьей группы, выходы поля микроопераций регистра микрокоманд соединены с вторыми входами элементов И третьей группы, выходы элементов И которой образуют управляющий выход устройства, выход блокировки адреса блока анализа соединен с прямым входом четвертого элемента ИЛИ, выход поля конца команды регистра микрокоманд соединен с входом последнего элемента. И третьей группы с инверсным входом четвертого элемента ИЛИ, выход которого соединен с вторым управляющим входом коммутатора адреса, причем блок анализа содержит триггер ошибки в операционной информации, триггер ошибки и адресной информации элемент задержки и элемент И блока, анализа, выход которого является выходом признака отказа блока анализа, первый вход блока анализа подклю. чен к первому входу элемента И блока анализа и через элемент задержки - к второму входу элемента И блока анализа, второй вход блока анализа подключен к Б-входу триггера ошибки в операционной информации, инверсный выход которого является выходом блокировки адреса блока анализа, третий нход блока анализа подключен к Б-входу триггера ошибки в адресной информации, инверсный выход которого является выходом блокировки микро 15 20 25 30 35 40 г 5 50 55 вторая группа элементов И, третьягруппа элементов И, четвертый элемент ИЛИ, причем выход ошибки блокаконтроля на четность соединен с первым входом блока анализа, выход ошибки в операционном коде блока контроля на четность соединен с вторымвходом блока анализа, выход ошибкив адресном коде блока контроля начетность соединен с третьим входомблока анализа, четвертый вход блокаанализа соединен с выходом генерато130818 12 команды анализа, четвертый входблока анализа подключен к К-входам. Х Хз Хз С Составитель Д,ВанюхинРедактор М.Дылын Техред д,Олейник Корректор Г. Решет 67 П аказ 1 ВписнСР но комитета СС открытийушская наб ни 5 у 4/5 Производственно-полиграфическое предприятие г, Ужгоро Проектная, 4 92/45 Тираж ИИПИ Государств по делам изобре 3035, Москва, Ж триггеров ошибок в операционной инФормации и в адресной информации,