Устройство для управления статическим тиристорным компенсатором

(51)4 Н 023 18 ОПИСАНИЕ ИЗОБРЕТЕНИф" Уиг.1 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Всесоюзный электротехнический институт им. В. И. Ленина(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ СТАТИЧЕСКИМ ТИРИСТОРНЫМ КОМПЕНСАТОРОМ(57) Изобретение относится к электротехнике, в частности к устройствам повышения качества электроэнергии с помощью статических тиристорных компенсаторов реактивной мощности, и может найти применение в системах энергоснабжения промышленных предприятий, сельского хозяйства и транспорта. Цель изобретения - повышение качества компенсации колебаний напряжения сети от изменения тока нагрузки. Сигнал с выхода фильтра 3 поступает на нуль-орган 4, который формирует логические сигналыи О, соответствующие полуволнам напряжения основной частоты. Эти логические сигналы используются для фазовой автоподстройки частоты фазоуправляемого генератора 7 и для синхронизации работы формирователей 8 в 10 функций с частотой питающей сети. Кроме того, сигнал с выхода фильтра 3 поступает на измеритель амплитуды напряжения 5, который формирует выходной сигнал, пропорциональный значению - , где 1)тл - амплитуда линейного напряхжения нагрузки, Х - реактанс тиристорнореакторной группы (ТРГ) статического компенсатора. Этот сигнал поступает на аналоговый вход формирователя 1 О функций, выходной сигнал которого является произведением аналогового сигнала на входе формирователя 10 и выходного сигнала логической матрицы этого формирователя и представляет собой кривую зависимости амплитуды тока первой гармоники ТРГ компенсатора от угла управления тиристорами при в( и).(%. Дифференциаторы 6 и 19, формирователи 8 и 9 функций синус и косинус, сумматоры 16 - 18, режекторный фильтр 20, блок 21 компенсаций запаздывания служат для формирования сигнала управления по току нагрузки путем выделения сигналов, содержащих огибающие амплитуд реактивного тока и активного тока. В момент равенства сигналов с выхода умножителя 15 и блока 21 на выходе блока 22 сравнения формируется импульс управления тиристорами фазы ТРГ компенсатора. 3 з. и. ф-лы.5 ил.Изобретение относится к электротехнике, а именно к устройствам автоматического управления статическим тиристорным компенсатором.Цель изобретения - повышение качества компенсации колебаний напряжения сети от изменения тока нагрузки.На фиг, 1 приведена блок-схема одной фазы устройства; на фиг, 2 - функциональная схема узла устройства, содержа щая один из формирователей функций и умно- житель; на фиг, 3 - значение модуля частотной характеристики канала измерения управляющего сигнала в области частоты 100 Гц; на фиг. 4 - амплитудная и фазовая погрешности канала измерения управляющего сигнала в области рабочих частот; на фиг. 5 - кривые погрешности компенсации колебаний мощности нагрузки в двух случаях: со звеном компенсации запаздывания (би) и без этого звена (бд).Устройство (фиг, 1) содержит датчик 1 тока, датчик 2 напряжения, подключенный к его выходу полосовой фильтр 3, подключенные к выходу фильтра 3 нуль-орган 4 и измеритель 5 амплитуды напряжения, блок 6 сдвига фазы, причем вход блока 6 подключен к выходу дагчика 1 тока, фазоуправляемый генератор 7, подключенный входом к выходу нуль-органа 4, формирователи 8 в 10 функций, счетные входы которых подключены к выходу фазоуправляемого генератора 7, а их входы установки подключены к выходу нуль-органа 4, умножители 11 - 15, причем первые входы умножителей 11 и 12 подключены к выходу датчика 1 тока, первые входы умножителей 13 и 14 подключены к выходу блока 6 сдвига фазы, первый вход умножителя 1 О подключен к выходу измерителя 5 амплитуды напряжения, вторые входы умножителей 11 и 13 подключены к выходу формирователя 8 функции синус, вторые входы умножителей 12 и 14 подключены к выходу формирователя 9 функций косинус, второй вход умно- жителя 15 подключен к выходу формирователя 10 опорной функции Ди), сумматоры 16 - 18, причем первый вход сумматора 16 подключен к выходу умножителя 11, а его второй вход подключен к выходу умпожителя4, первый вход сумматора 17 подключены к выходу умножителя 12, а второй его вход подключен к выходу умножителя 13, выход сумматора 16 соединен с первым входом сумматора 18, выход сумматора 17 соединен через последовательно включенный блок 19 сдвига фазы с вторым входом сумматора 18, выход которого соединен через последовательно включенные режекторный фильтр 20 и блок 21 компенсации запаздывания с первым входом блока 22 сравнения, второй вход которого соединен с выходом умножителя 15.Датчик 1 тока, датчик 2 напряжения, полосовой фильтр 3, нуль-орган 4, блок 6 2сдвига фазы (дифференциатор), суммато.ры 16 - 18 и блок 22 сравнения (компаратор) представляют собой известные устройства на операционных усилителях: датчик 1 тока преобразует ток трансформатора фидера нагрузки в напряжение 5 - 1 О В, датчик 2 напряжения преобразовывает напряжение трансформатора напряжения в уровень 5 - 10 В, полосовой фильтр 3 выделяет из входного сигнала напряжения составляющую О основной частоты 50 Гц, нуль-орган 4 и компаратор 22 сравнивают величину входного аналогового сигнала с нулем или заданным значением, дифференциатор 6 и сумматоры 16 - 18 осуществляют математические 5операции дифференцирования и суммирования соответственно.В качестве измерителя 5 амплитуды напряжения может быть использовано любое устройство для измерения амплитуды аналогового сигнала.20 Режекторный фильтр 20 служит для подавления составляющих основного сигнала в области частот 100+-20 Гц. Фильтр 20 имеет передаточную характеристику вида1- т 1Ю 1-ж) ------- .- 25 1+(2 т% - Кгт 1тг г 1+12 тг У - Ф"тггде:а - текущая частота;=0,2,т = 0,00163 с;тг = 0,00151 с;т 1 - соответствует нулю числителя при95 Гц;тг - соответствует нулю числителя при105 Гц,Амплитудно-частотная характеристикаканала измерения с режекторным фильтромв области частоты 100 Гц приведена нафиг. 3.Блок 21 компенсации запаздывания яв 40 ляется форсирующим звеном, предсказывающим в момент 1 значение сигнала, соответствующее моменту (1+т), где т - суммарное запаздывание тракта измеренияплюс и собственное запаздывание тиристорно-реакторной группы (ТРГ) компенсатора.Передаточная характеристика блока 16имеет видт 1(1+)(1+, ) Тгде т=т: тг;: - ; т; -- .2ОАппаратная реализация фильтров 3 и 21,дифференциатора 19, блока 21 компенсации запаздывания осуществляется по их передаточным характеристикам при помощи 55 операционных усилителей с обратными связями.На фиг. 2 приведен пример реализациицифроаналогового узлавыполняющего опе 1309175рацию формирования функции и умножения. По этой схеме могут быть выполнены пары блоков 8 - 11, 8 - 13, 9 - 12, 9 - 14, 9 - 15. Каждый узел состоит из схемы 23 выделения фронта, двоичного восьмиразрядного счетчика 24, программируемой логической матрицы 25 на 4096 бит, восьмиразрядного цифроаналогового преобразователя 26, выходного операционного усилителя 27, соединенных следующим образом: вход 28 высокой частоты соединен со счетным входом С счетчика 24 и адресным входом Аю логической матрицы 25, выходы Кь У, , У 8 счетчика 24 соединены в соответствии с индексами с входами А, А, , Аю матрицы 25, выходы Рю, Рь , 7, которой соединены в соответствии с индексами с цифровыми входами Хю, Хь , Х 7 цифроаналогового преобразователя 26, выход К которого соединен с выходом операционного усилителя 27, выход т - с инверсным входом, а выход п - с прямым входом этого усилителя, вход 29 основной частоты соединен с входом схемы 23 выделения фронта, выход которой соединен с Я-входом установки счетчика 24, аналоговые входы Ую(30) цифроаналоговых преобразователей 26 соединены с выходами блоков 1, 5 и 6 соответственно. Схема 23 выделения фронта, входящая в состав формирователей функций, состоит из резистора 31, конденсатора 32 и логической микросхемы НЕРАВНОЗНАЧНОСТЬ 33, соединенных следующим образом: вход 29 схемы соедин;н с первым входом резистора 31 и первым входом схемы НЕРАВНОЗНАЧНОСТЬ 33, второй вход которой соединен с вторым выводом резистора 31 и первым выводом конденсатора 32, второй вывод которого присоединен к нулю питания, выход схемы НЕРАВНОЗНАЧНОСТЬ 33 является выходом схемы 23 выделения фронта.Цифроаналоговые узлы 8 - 11, 8 - 13, 9 - 12, 9 - 14, 10 - 15 работают следующим образом. Со счетного входа 28 высокая частота поступает на счетный вход с восьми- разрядного счетика 24 и на первый адресный разряд Аю логической матрицы 25, на отдельные адресные разряды которой с выходов счетчика 24 поступает пониженная в 2" раз частота в соответствии с номером л выхода счетчика.Сигналами, поступающими с синхронизирующего входа 29 через схему выделения фронта 23 на Я-вход установки счетчика 24, работа последнего синхронизируется с основной частотой в моменты перехода напряжения основной частоты через ноль. Выделение фронтов логических сигналов происходит на интервале осуществления логических сигналов разного уровня на первом и втором входах микросхем НЕРАВНОЗНАЧНОСТЬ 33.Разный логический уровень этих сигналов создается в момент изменения логиче В логические матрицы 25 формирователей записываются следующие функции:для формирователя 8 в=япюю;для формирователя 9 ю=созвю 1;для формирователя 10 ю = при 0(сюю 1( 30 35 ю при -(щ 1(л; 2ю = - сюю+ 1 з 1 п 2 ю)ю Л % 40 где союз - текущи й угол основ ной частоты входного сигнала. Устройство работает следующим образом.Напряжение системы шин питания У(1) через датчик 2 напряжения поступает на полосовой фильтр 3, который выделяет из него составляющую основной частоты 50 Гц и ее модуляционные составляющие в области 5015 Гц с искажением фазы сигнала 50 Гц не более 0,5. Сигнал с выхода фильтра 3 поступает на нуль-орган 4, который формирует логические сигналы 1 и О, соответствующие полуволнам напряжения основной частоты. Эти логические сигналы используются для фазовой автоподстройки частоты фазоуправляемого генератора 7 и для синхронизации работы формирователей 8 - 10 функций с частотой питающей сети. Кроме того, сигнал с выхода фильтра 3 поступает 45 50 55 ского уровня сигнала на входе 29 за счет ЯС-цепи 31 - 32.Вид функции, формируемой формирователем, определяется типом аналогового сигнала, подаваемого на аналоговый вход 30 формирователя и типом программы, записываемой в логическую матрицу 25. Программа составляется из 29 двоичных слов длиной 8 бит каждое, представляющих собой записи мгновенных значений выходного сигнала формирователя в двоичной форме в моменты, определяемые адресом Аю, АьАв на входе матрицы 25, Так как адрес линейно нарастает в течение полупериода основной частоты, то на выходах матрицы Рю, Рь , Р 7 происходит развертка во времени сигнала, записанного в память матрицы 25. Сигналы в двоичной форме с выходов Рю, Рь ", Р 7 матрицы 25 поступают на цифровые входы Хю, Х , Х 7 цифроаналогового преобразователя 26 (ЦАП), на аналоговый вход Ою 20 которого с входа 30 формирователя подаетсяопорный аналоговый сигнал. ЦАП совместно с подключенным к его выходам операционным усилителем 27 осуществляет преобразование цифрового двоичного кода в аналоговую величину, пропорциональную опорному аналоговому сигналу, осуществляя тем самым операцию умножения цифрового и аналогового сигналов, подаваемых на ЦАП, 1309175на измеритель 5 амплитуды напряжения,который формирует выходной сигнал, пропорциональныи значению - ,Клгде К - амплитуда линейного напряжениянагрузки;Х - реактанс тиристорно реакторнойгруппы (ТРГ) статического компенсатора.Этот сигнал поступает на аналоговый(первый) вход 30 формирователя 1 О функций, выходной сигнал которого- " при 0(соотг( -соо+ з 1 п 2 соо 1) при - ( Модулированный по амплитуде и фазе ток нагрузкиф) = Асозсоо+Сзпсоо 1где А - амплитуда активной составляющей тока;С(с) - амплитуда реактивной составляющей тока;соо - промышленная частота через датчик 1 тока,подается на первые (аналоговые) входы 30 умножителей 11 и 12 и на вход первого дифференциатора 6, выходной сигнал которогот== --- с(1)= А(1) -- С зпсоо 1 -1 с.соо Ж и.-СР)+ щ Асозсоог.(2) подается на первые (аналоговые) входь 1 30умножителей 13 и 14.(соо(л является произведением аналогового сигнала на входе 30 формирователя 10 и выходного сигнала о логической матрицы 25 этого формирователя и представляет собой кривую зависимости амплитуды тока первой гармоники ТРГ компенсатора от угла управления тиристорами при ф-(соотг(л, Дифференциаторы 6 и 19, формирователи 8 и 9 функций, сумматоры 16 - 18, режекторный фильтр 20, блок 2 компенсации запаздывания служат для формирования сигнала управления по току нагрузки путем выделения сигналов, содержагцих огибающие амплитуд реактивного тока (блоки 1, 6, 8, 9, 11, 14, 16) и активного тока (блоки 1, 6, 8, 9, 12, 13, 17). В момент равенства сигналов с выхода блоков 15 и 21 на выходе блока 22 формируется импульс управления тиристорами фазы ТРГ компенсатора. Приводится математическое описание тракта формирования сигнала управления и характеристики этого тракта, В результате на выходе первого умножителя 11 формируется функцияУ 1 =с зпсоо, (3)5на выходе второго умножителя2У=с(1)созсоо 4;(4) на выходе третьего умножителя3 Уз= т) з 1 п соо,(5)+ - Ссоз 2 соо.12 сооСигналы М, и М(с) складываются из 30 полезной составляющей и помехи, образованной второй гармоникой, модулированной производными полезного сигнала. При постоянстве амплитуд активной и реактивной составляющей помеха равна нулю.Синфазное с первой гармоникой напря жение сети, = lасозсоо (1 1) падение напряжения ЛУ(1) от тока нагрузки с(1) на реактансе сети Х=соо 1 с учетом урав 40 нения (2) запишется в виде К Ц 1)=ЕЖ=сооИ - (й =Х С+ Й(12) 45 Для компенсации этого падения статически й компенсатор должен генерироватьв сеть ток, равный и противоположный пофазе токусЛЯ= С+ - А созсоо, (1 3) 50со от. е. управляюгций сигнал, подаваемый наблок 22 сравнения, должен быть равенУ)=СД-+А. (14)соо55Переходя в уравнения (9), (О) и (14)к изображениям по Фурье и не учитываясоставляющих второй гармоники, которые 1 О на выходе четвертого умножителя 14У 4= т 1(1)соз соотг. (6)Сигнал на выходе первого сумматора 6Мс= У - У==ф)вп соотг - т 1(1)соао;1. (7)Сигнал на выходе второго сумматора 17М= У+ Уо==ф)соэсоо 1+т(1)зпсоо, (8)Подставляя в (7) и (8) выражения (1) и (2),получимМс=СЯ+ - - Аф+ - С(1)зп 2 соо+12 соо 2 сооподавляются в сигнале управления фильтром 20, характеристики которого рассмотрены, получаютМ (Ро)=Сои)+ - 1 а АЦю);1(17)О Решая совместно уравнения (,15), (16) и(17), получают1 - 2 и" То . 3 аТоУОо= --- , - ,Мс(ро)+ т г1 - о Т,1 - о Т5Мо),(18) где Тог, То=0,15910с.20Граничная частота спектра сигналов А(1) и С(1) не превышает 20 Гц, В этой области частот передаточная функция1 - РТоыг й 1 - о) То 25погрешность на границе не превышает 4 Я. но ТоПередаточная функция -- , эквива 1 - оР То лентируется инерционным дифференциатором 19 с передаточной функцией30а ТоЖ 14(0)=1+)а ТоНа границе рабочей области частот фазовая погрешность при эквивалентировании не превышает 10, амплитудная - 6 Я, причем эти цифры относятся лишь к той составляющей сигнала управления, которая компенсирует синфазиое падение напряжения от изменения активного тока.Таким образом, с указанными погреш О ностями уравнение (18) для сигнала управления может быть заменено следующим: Уф(1 о=Мо+ -- о - Мо 1) (19)1+)а Токоторое реализуется дифференциатором 19 45 и сумматором 18.Для устранения модуляционных составляющих второй гармоники, присутствующих в сигналах М,Цо и М(/в) (уравнения (9) и (10), выходной сигнал сумматора 18 подают на режекторный фильтр 20 с указанными характеристиками. Как видно из амплитудно-частотной характеристики фильтра, приведенной на фиг. 3, на границах диапазона 100.+20 Гц результирующее подавление помехи не менее 26 дБ (в 20 раз), в диапазоне 1001 О Гц, где сосредоточена основная часть спектра помехи, подавление не менее 46 дБ (в 200 раз). Значения амплитудной и фазовой погрешности тракта, вызванные фильтрацией сигнала управления звеньями ЯГд(о с указанными параметрами, приведены на фиг. 4. На границе рабочей области частот фазовая погрешность не превышает 10, амплитудная - ЗЯ. В диапазоне до 10 Гц, где сосредоточена основная часть спектра сигнала управления, фазовая погрешность не более 5, амплитудная не более 0,75 ог.Сигнал У с выхода фильтра 20 подается на блок 21 компенсации запаздывания, выходной сигнал которого (1) является предсказанным в момент 1 сигналом 1 ф (1+т,), где т, - время предсказания, равное времени суммарного запаздывания, рассмотренного при описании блока 2.Относительная погрешность компенсации статическим компенсатором гармоники частоты а, содержащейся в сигнале ф, при отсутствии блока 21 компенсации запаздывания, определяется выражением/)О 6)/Зависимости (20) и (21) приведены на фиг. 5.Блок 22 сравнения формирует фронт импульса а, управляющего вентилем ТРГ, в момент равенства сигналов с выхода блоков5 и 21, т. е. при выполнении равенства- (и 1+яп 2 и,)=цф (22)Формула изобретения. Устройство для управления статическим тиристорным компенсатором, содержащее датчики тока и напряжения, умножитель, формирователь опорной функции и блок сравнения, отличающееся тем, что, с целью повышения качества компенсации колебаний напряжения сети от изменения тока нагрузки, оно снабжено полосовым фильтром, нуль-органом, измерителем амплитуды напряжения, фазоуправляемым генератором, двумя блоками сдвига фазы, формирователем функции синус, формирователем функции косинус, четырьмя умножителями, тремя сумматорами, режекторным фильтром, причем выход датчика тока соединен с первыми входами первого и второго умножителей и входом первого блока сдвига фазы, выход которого соединен с первыми входами третьего и четвертого умножителей, выход датчика напряжения соединен с входом полосового фильтра, выход которого соединен с входами нуль-органа и измерителя амплитуды напряжения, а выход последнего соединен с первым входом пятогоумножителя, выход нуль-органа соединен с входом фазоуправляемого генератора и синхронизирующими входами формирователей функций синус, косинус и опорной, а выход фазоуправляемого генератора соединен с входами частоты указанных формирователей функций, при этом выход формирователя функции синус соединен с вторыми входами первого и третьего умножителей, выход формирователя функции косинус соединен с вторыми входами второго и четвертого 10 умножителей, а выход опорной функции соединен с вторым входом пятого умножителя, выход первого умножителя соединен с прямым входом первого сумматора, инверсный вход которого соединен с выходом четвертого умножителя, а выход соединен с пер 15 вым входом третьего сумматора, второй вход которого соединен с выходом второго блока сдвига фазы, вход которого соединен с выхоОдом второго сумматора, первый вход которого соединен с выходом второго умножителя, а второй вход соединен с выходом третьего умножителя, выход третьего сумматора через последовательно включенный режекторный фильтр соединен с первым входом блока сравнения, второй вход которого соединен с выходом пятого умножителя.2. Устройство по п. 1, отличающееся тем, что в него введен блок компенсации запаздывания, включенный между выходом режекторного фильтра и первым входом блока сравнения,3. Устройство по п. 2, отличающееся тем, что блок компенсации запаздывания выполнен в виде форсирующего звена.4, Устройство по п. 2, отличающееся тем, что блок компенсации запаздывания выполнен в виде оптимального предсказывающего фильтра.г,ю иг. о гю уапц оектная,Редактор А. СабоЗаказ 1444/49НИИПИ Государстве113035Производственно-пол Составитель О. НТехред И. ВересТираж 619ного комитета СССР по делосква, Ж - 35, Раушскаярафическое предприятие, г. казнаяКорПодм изобренаб., д.Ужгород,ектор М. Пожоисноеенин и открытии