Устройство для обслуживания запросов

ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР У 1056196, кл. С 06 Г 9/46, 1982,Авторское свидетельство СССР650078, кл. С 06 Г 9/46, 1976.4) УСТРОЙСТВО ДЛЯ ОБСЛУЖИВАНИЯ ЗАОСОВ(57) Изобретение относится к вычислительной технике, в частности к устройствам приоритетного обслуживания запросов, и может быть использовано в вычислительных системах обра- ботки данных. Изобретение позволяет расширить область применения устройства за счет организации приоритета одновременно поступивших запросов,ЯОв 13022 Щ А 1 Устройство содержит ЗЙгрупп элементов И (й - длина очереди), Й запоминающих и Йпромежуточных регис тров, элементы ИЛИ, блок приоритета, блок управления, Запросы, приходящие в устройство, запоминаются в бло ке приоритета в порядке их поступления от 1-го канала к 0-му (И - число запросных входов устройства) и через элемент ИЛИ, как сигналы запуска поступают в блок управления, Блок управления производит выдачу тактовыульсов основной синхросерии в цепи управления устройством, в результате чего производится перепись запросов из блока приоритета, Устройство позволяет осуществить независи" мую запись/чтение запросов и "привязать" ввод/вывод запросов к основной синхросерии. 1 з,п,ф-лы, 3 ил,2280 2 Происходит установка триггера 45 первого канала в единичное состояние, в паузу (до импульса синхронизации) через элемент И 48 этого канала происходит установка триггера 46 в единичное состояние, Последний подготав ливает к открытию элемент И 49 своего канала и блокирует элемент И 49 последующих каналов и элемент И 42,45 50 1 130Изобретение относится к областивычислительной техники, в частности кустройствам приоритетного обслуживания запросов, и может быть использовано в многопроцессорных вычислительных системах обработки данных,Целью изобретения является расширение области применения за счет организации приоритета одновременнопоступивших запросов.На фиг,1 изображена структурнаясхема предлагаемого устройства; нафиг.2 - то же, блока управления для.М = М = 3, где М - число запросныхвходов устройства, Й - длина фиксируемой очереди запросов; на фиг,Звременная диаграмма работы устройства,Устройство содержит запоминающие, регистры 1, промежуточные регистры2, группы элементов И 3-5, элементыИЛИ 6 и 7, запросные входы 8-10,разрешающие выходы 11-13, блок 14приоритета, состоящий из М каналов,а в каждом канале - три триггера 15. 17, элемент КЕ 18, четыре элемента И.19-22, а со второго канала - дополнительно элемент И 23, блок 24 управле.ния, содержащий вход 25 пуска, выхо-ды 26 и 27 чтения и хранения, тактовый вход 28, первый вход первойгруппы тактовых входов 29, первыйвход второй группы тактовых входов30, тактовые выходы 31 и 32, второйвход первой группы тактовых входов33, второй. вход второй группы тактовых входов 34, третьи входы первойи второй групп тактовых входов соответственно 35 и Зб, тактовые выходы37 и 38, шины 39 и 40 указателей"Памят 0", "Память 1" соответственно, элемент НЕ 41, элемент И 42,группу элементов И 43, узел 44 приоритетной селекции импульсов, состоящий из (И+1) каналов, содержащихпо два триггера 45 и 46, три элемента И 47-49; узел 50 приоритетнойселекции импульсов, состоящий из Мканалов, а в каждом канале - дватриггера 51 и 52 и три элемента И 5355. Устройство работает следующим образом,Перед началом работы на общую шину (не показана) сброса запоминающих 1 и промежуточных 2 регистров, триггеров 15-17 блока 14 приоритета и триггеров 45,46,51 и 52 узлов 44 5 10 15 20 25 30 35 40 и 50 приоритетной селекции импульсов блока 24 управления соответственно каждого иэ каналов поступает импульс сброса и устанавливает их висходное нулевое состояние,Образуется цепь сквозного переноса (если на входы 8-10 не поступаетни один импульс запроса) импульсовсинхронизации с тактового входа 28через элемент И 42 на тактовый выход38.Пусть в момент времени с (фиг,З)на входы 8-10 каждого из М каналовпоступили одновременно запросы и зафиксировались в триггере 16 своегоканала, в паузу (до импульса синхронизации) через элемент И 22 каждого иэ каналов произойдет переписьзапроса в триггер 17. Единичный выход триггера 17 первого канала подготавливает к открытию элемент Ипервого канала группы элементов И 5,а нулевой выход триггера 17 блокирует элементы И 23 последующих каналов блока 14 приоритета,Высокий уровень сигнала с единичного выхода триггера 16 каждого изМ каналов поступает на входы элемейта ИЛИ 7, с выхода которого - навход 25 пуска блока 24 управлеййя,который подключен к первым входамэлементов И группы элементов И 43,на втором входе элемента И группыэлементов И 43 присутствует единичный уровень сигнала с нулевого выхода триггера 51 узла 50 приоритетной селекции импульсов, а последующие элементы И группы элементов И 43заблокированы нулевыми уровнями сигналов, поступающими с единичных выходов триггера 52 узла 50 приоритетной селекции импульсов предыдущихканалов,Далее первый импульс синхронизации поступает на выход 30, нулевой вход триггера 45 узла 44 приоритетной селекции импульсов, единичный вход триггера 51 узла 50 приоритет 3 13022ной селекции импульсов М"го каналаи на один из входов элемента ИЛИ 6,Приходящий с выхода 30 на первыевходы М-ой группы элементов И 5 селектированный из синхросерии положительный импульс производит записьпервого запроса поступившего на вход8 устройства в М-й запоминающий регистр 1, происходят установка триггера 45 узла 44 приоритетной селек Оции импульсов в исходное нулевое состояние и установка триггера 51 М-гоканала узла 50 приоритетной селекцииимпульсов в единичное состояние.Импульс с выхода элемента ИЛИ 6 15производит через элемент И 20 первого канала блока 14 приоритета установку в единичное состояние триггера16, а триггера 15 - в исходное нулевое состояние (низкий уровень сигнала с нулевого выхода .триггера 15блокирует действие сигнала запросапо входу 8, если его длительностьбольше одного периода частоты синхронизации). 25В паузу (после импульса синхронизации) триггер 17 первого каналаблока 14 приоритета возвращается висходное состояние, блокируя элементИ первого канала группы элементов И 305, и подготавливает к открытию элемент И 23 последующих каналов, Кроме того, в паузу происходит установка триггера 52 узла 50 приоритетнойселекции импульсов М-го канала в единичное состояние, что подготавливаетк открытию последующий элемент Игруппы элементов И 43,Происходит установка триггера 45второго канала в единичное состояние,40а в паузу (до импульса синхронизации)через элемент И 48 этого канала -установка триггера 46 в единичноесостояние, далее селектирование второго импульса синхронизациина выход 4534, запись запроса, поступившего навход 9, в (М) запоминающий регистр1 и аналогично рассмотренному (работа1-го канала) установка в исходноесостояние 2-.го канала блока 14 присритета и узла 44 приоритетной селекции импульсов,Аналогичным образом происходит эаполнение с (М)-го запоминающегорегистра 1 по 1-й запоминающий регистр 1,При заполнении М запоминающих ре-.,гистров 1 устройства на шине указате 80ля "Память 1" появляется единичныйуровень сигнала, а на тактовом выходе 38 - синхронизирующая серия, которая отличается от предыдущей (входной 28) отсутствием импульсов, селектированных на выходы 3,34 и 36, т,е.соответствующих количеству запросов,поступивших за это время на входы8-10 устройства,Далее каким-то реальным устройством производится обработка (чтение)поступивших запросов, для этого реальное устройство выставлйет единичный уровень сигнала на вход 27 устройства.Для простоты восприятия режимачтения рассмотрим работу предлагаемого устройства в автогенераторномрежиме, Для этого мысленно соединимуправляющие выходы 26 и 27 с входами39 и 40 устройства соответственно,При появлении на выходе 36 устройства импульса произойдет установкатриггера 51 первого канала узла 50приоритетной селекции импульсов вединичное состояние, что повлечет засобой установку в единичное состояние триггера 45 (М+1) канала узла 44приоритетной селекции импульсов,В паузу произойдет установка триггера 46 (М+1) канала в единичное состояние, а первым импульсом отрицательной фазы синхронизирующей сериис выхода 32 информация, содержащаяся в (М) запоминающих регистрах1, переписывается через соответствующие группы элементов И 3 в промежуточные регистры 2 устройства.Импульс положительной фазы синхронизирующей серии с выхода элементаИ 49 (М+1) канала узла 44 приоритет,ной селекции импульсов поступает наопросные входы элементов И 5 устройства и опросные входы элементовИ 55 узла 5 приоритетной селекцииимпульсов каждого из М каналов,происходит перепись с промежуточныхрегистров 2 в запоминающие регистрыпоступивших запросов,1Импульс с выхода 35 узла 50 приоритетной селекции импульсов первогоканала поступает ка нулевой вход Мтриггеров 1-го запоминающего регистра 1 и устанавливает его в исходноенулевое состояние, Тот же импульспоступает на нулевой вход триггера51 1-го канала узла 50 приоритетнойселекции импульсов и устанавливает1302280 его в исходное нулевое состояние,что блокирует элемент И 54 и подготавливает к открытию элемент И 53этого канала, В следующую паузу происходит промежуточный сдвиг информации еще на один промежуточный сдвигузла 50 приоритетной селекции импульсов в исходное нулевое состояние.Следующий импульс положительнойфазы синхронизирующей серии (выход 133) осуществляет окончательный сдвигинформации еще на один запоминающийрегистр 1 и сброс в исходное нулевое, регистра 1. 1Освобождаются запоминающие регистры 1 устройства от 1-го канала кИ-му.В момент обработки (чтения) поступает очередной запрос по какому-либоиз запросных входов 8-10, тогда впаузу произойдет установка в единичное состояние триггера 45 ближайшегоосвободившегося канала (1"го канала)узла 44 приоритетной селекции импульсов, нулевой выход триггера 4 б которого заблокирует элементы И 50 последующих каналов, в том числе и (И+1)канал,1. Устройство для обслуживаниязапросов, содержащее М запоминающихрегистров (М. - длина очереди обслу"живания), (М) промежуточных регкс"тров, группы элементов И, из которых(2 Й) групп элементов И содержатпо 2 М элементов И (М - число запросных входов устройства) и Й групп поМ элементов И в каждой, причем прямыеи инверсные выходы 1-го запоминающегорегистра (1 = 1,2, М) соединеныс первыми входами элементов И 1-ойгруппы, выходы которых соединены спрямыми и инверсными входами 1-гопромежуточного регистра, прямые и ин версные выходы 1-го промежуточногорегистра соединены с первыми входамиэлементов И К-й (К = 8+1+1) группы,выходы которых подключены к первым прямым и инверсным входам (1+1)-го запомио30 нающего регистра, вторые прямые входы1-го запоминающего регистра соединены с выходами И 1 -й группы (1 =2 Й+1;1 = 1,Й), прямые выходы М-гозапоминающего регистра являются выходами представления обслуживанияустройства, о т л и ч а ю щ е е с ятем, что, с целью расширения областиприменения за счет организации приоритета одновременно поступивших 40 запросов, в него введены два элемента ИЛИ, блок управления и блокприоритета, содержащий М каналов, в каждом Г-м каналеН = Г, И) - триггеры, элемент НЕ и 45 четыре элемента И, а в с 1-м канале(ч = 2, М) - дополнительный пятыйэлемент И, причем Г-й запросный входустройства соединен с первым входомпервого элемента И Е-го канала блока 5 О приоритета и входом элемента НЕ г"го,канала блока приоритета, выход которого соединен с нулевым входом перНа выходе 31 устройства - отсутствие импульсов синхронизирующейсерии, произойдет запись поступивше"го запроса в запоминающий регистр 1(1"й регистр) устройства согласноосвободившейся очереди, По окончаниизаписи поступившего запроса освободившийся 1-й канал узла 44 приоритетной селекции импульсов подготавливает к открытию элемент И 49 (8+1)канала и цикл сдвига (чтения) продолжаеФся до тех пар, пока на шинеуказателя "Память 0" не появитсяединичный уровень сигнала сигнализирующий о том, что запросы, поступившие в устройство, сосчитаны,Происходит установка триггера 45(Р 1+1) канала узла 44 приоритетнойселекции импульсов в исхОдное нулевое состояние, что блокирует элементИ 48 и подготавливает к открытиюэлемента И 47 этого канала. В паузупроисходят установка триггера 46(И+1) канала в исходное нулевое состояние, блокировка элемента И 49 этого канала и подготовка к открытиюэлемента И 42,Импульсы синхронизации с выхода38 поступают в качестве синхронизирующей серии, которая отличается отпредыдущей (входной) отсутствием импульсов, количеством равным двойномуколичеству поступивших запросов повходам 8-10 устройства,Формула и з о б р е т е н и я, вого триггера г-го канала блока приоритета, нулевой выход которого соединен с вторым входом первого элемента И Г-го канала блока приоритета, выход которого соединен с единичным входом второго триггера 1-го канала блока приоритета, единичный и нуле02280 5 10 15 20 35 40 45 50 55 7вой выходы которого соединены с первыми входами второго, третьего элементов И Й-го канала блока приоритета соответственно, выходы которыхаоединены соответственно с единичными нулевым входами третьего триггерат-го канала блока приоритета, единичный выход третьего триггера с 1"го канала блока приоритета подключен кпервому входу четвертого элемента Иц"го канала блока приоритета, нулевой выход третьего триггера Ь-го канала блока приоритета (Ь = 1, М)подключен к (Ь+1)-му входу четвертогоэлемента И (Ь+1)"го канала блока,приоритета, единичный выход третьеготриггера первого канала блока приоритета и выходы четвертых элементовГИ с 1-го канала блока приоритета соединены с первыми входами соответствующих элементов И 1-й группы и первымивходами пятых элементов И Г-го канала блока Приоритета, вторые входыкоторых соединены с выходом первогоэлемента ИЛИ, единичный вход первоготриггера и нулевой вход второго триггера 1-го канала блока приоритетаосоединены с выходом пятого элементаИ 1-го канала блока приоритета, первый тактовый выход блока управлениясоединен с вторыми входами второгои третьего элементов всех каналовблока приоритета, единичные выходывторого триггера всех каналов блокаприоритета соединены с группой входоввторого элемента ИЛИ, выход которогосоединен с входом пуска блока управления, выход элемента НЕ 1-го каналаблока приоритета соединен с нулевымвходом первого триггера Г-го каналаблока приоритета, первая группа тактовых выходов блока управления соединена с вторыми входами каждого1-го запоминающего регистра, вторыевходы элементов И-й группы подключены к 1"му выходу второй группытактовых выходов блока управленияи к группе входов первого элементаИЛИ, вторые входы элементов И 1-йгруппы соединены с вторым тактовымвыходом блока управления; вторыевходы элементов И К-й группы соединены с третьим тактовым выходомблока управления, тактовый вход устройства соединен с тактовым входомблока управления,12, Устройство по п,1 р о т л и -ч а ю щ е е с я тем, что блок уп 8равления содержит элемент НЕ, эле-мент И, группу элементов И, два узла селекции импульсов, состоящие из (8+1) и М каналов соответственно а в каждом канале каждого узла приоритетной селекции импульсов - два триггера и три элемента И, причем нулевой и единичный выходь первого триггера каждого канала каждого узла селекции импульсов соединены с первыми входами соответственно первого и второго элементов И канала, выходы которых соединены соответственно с нулевым и единичным входами второго триггераканала, единичный выход второго триггера каждого канала подключен к второму входу третьего элемента И соответствующего канала, нулевой выход второго триггера д-го канала (д=1 д) подключен к о-м нходам Ьс = 3, НтЗ) третьего элемента И (0+1)-го канала, выходы третьего элемента И с)-го канала первого узла селекции импульсов являются второй группой тактовых выходов блока управления и соединены с нулевым входом первого триггера с)-го канала,тактовый вход блока управления соединен с первым входом третьего элемента И каждого канала первого узла селекции импульсов, первым входом элемента И, входом элемента НЕ, выходкоторого соединен с вторыми входамипервого и второго элементов И, каждого из каналов, каждого из узлов селекции импульсов и является первымтактовым выходом блока управления,единичный вход первого триггера с)-гоканала первого узла селекции импульсов соединен с выходом с)-го элементаИ группы элементов И, а нулевой иединичный входы первого триггера(И+1)-го канала первого узла селекции импульсов являются входами чтения и хранения запросов устройства соответственно, выходы второго итретьего элементов И (И+1)-го канала первого узла селекции импульсовявляются вторыми и третьими тактовыми выходами блока управления соответственно, выход третьего элементаИ (1+1)-го канала первого узла селекции импульсов подключен к первымвходам третьего элемента И д-го канала второго узла селекции импульсов,выходы третьего элемента И с 1-го канала первого узла селекции импульсовсоединены с единичными входами первых триггеров о-го канала второго1302280 ния,ие. 8 узла селекции импульсов, нулевой выход первого триггера д-го канала второго узла селекции импульсов подключен к первому входу д-го элемента Игруппы элементов И, единичный выходвторого триггера Ь-го канала (62, М) второго узла селекции импульсов подключен к второму входу 1-гоэлемента И, группы элементов И третьи входы элементов И группы соеди Оиены с входом пуска блока управления,нулевой выход первого триггера М-гоканала и единичный выход первого триггера первого канала второго узла селекции импульсов являются выходами указателей "Память 0" и Память 1", входы элемента И подключены к нулевому выходу второго триггера каждого из каналов первого узла приоритетной селекции импульсов и тактовому . входу. блока управления, выход является выходом сопряжения устройства,)выходы третьего элемента И д-го канала второго узла являются первой группой тактовых выходов блока управле