Устройство формирования сигнала прерывания и обмена

1 12 Изобретение относится к цифровой вычислительной технике и может бытьиспользовано в системах прерываниявычислителт ных систем и устройствахобмена, в том числе. в управляющих вычислительных машинах и комплексах,Цель изобретения - расширение функ.циональных возможностей устройствапутем синхронизации формирования сигнала прерывания и момента снятия иустановки сигналов обмена,На чертеже представлена структурная схема устройства,Устройство содержит тактовый вход1 устройства, запросные входы 2 устройства, элемент НЕ 3, элемент И 4,счетчик 5, дешифратор 6, элементы И7-9, элементы ИЛИ 10, генератор 11импульсов, элемент И 12,триггер 13,блок 14 памяти, регистры 15 и 16сдвига, элемент И-НЕ 17, мультиплексор 18, блок 19 памяти, дешифратор20, мажоритарный элемент 21, элемент22 сложения по модулю два, элементИ 23, триггер 24, элементы И 25 и26, дешифраторы 27 и 28, триггеры 29.31, выходы 32 сигналов обмена устройства, адресные выходы 33 устройства, выход 34 прерывания устройства, вход 35 сброса устройства, сигнальный вход 36 устройства.Устройство работает следующим образом.Двоичный счетчик 5, на которыйс некоторой частотой поступают импульсы с входа 1, с помощью дешифра-тора 6 и группы элементов И 7 -9 вкаждом такте проверки наличия запроса на входах 2 проверяет уровеньпрерывания, номер которого совпадаетс содержимым старших разрядов двоичного счетчика.5, поступающих в дешифратор 6. Эта проверка уровня прерывания заключается в сравнении значения сигналов запросов за три пре-;дыдущих периода проверки, хранящихсяв блоке 14 памяти, с текущим значением запроса и определении факта из-.менения значения запроса. Если в данном уровне прерывания запрос не изменил значения, то через некотороевремя происходит изменение на единицу старших разрядов двоичного счетчика 5 и проверяется следующий по порядку уровень прерывания. Если имеется изменение значения запроса просмотр прекращается, устанавливается триггер 24, с выхода которого на 691332выход 34 устройства подается сигнал прерывания, и содержимое старших разрядов счетчика 5 используется для формирования начального адреса прерывающей программы, Сигнал с выхода триггера 24 поступает также на элемент НЕ 3 и запрещает прохождение импульсов с входа 1 через элемент И 4 на счетный вход счетчика 5, фиксируя его состояние. После передачи управления прерывающей программе с входа 36 поступает сигнал, сбрасывающий триггер 24, и процедура поиска запросов возобновляется. Через не которое время происходит изменение на единицу старших разрядов счетчика 5 и проверяется следующий по порядку уровень прерывания.Проверка уровней прерывания для формирования сигнала прерывания заключается в сравнении значения сигнала запроса за три предыдущих периода проверки, хранящихся в блоке 14 памяти с текущим значением запроса и определении факта изменения значения запроса,Рассмотрим работу блока 14 памяти в составе устройства. Блок 14 памяти - это оперативное запоминающее устройство (ОЗУ) с организацией 1 раз- рядМ слов. В первом блоке 14 памяти каждому уровню прерывания отведена зона из четырех одноразрядных слов, идущих подряд одно за другим. Зона первого блока 14 памяти определяется старшими разрядами счетчика 5, ее номер совпадает с номером уровня прерывания. 40 В течение периода поиска по всем уровням проверка значения запросавыполняется в стандартном такте проверки, В этот такт проверки выполняется одна операция записи информации в первый блок 14 памяти и триоперации считывания информации изпервого блока 14 памяти, Обращение кчетырем словам зоны первого блока14 памяти выполняется с помощью двух средних разрядов первого счетчика 5.Это обращение к словам блока 14 памяти выполняется по очереди, т,е.к первому слову зоны, далее - квторому, третьему и затем - к четвертому. Для какого блока (слова)будет выполняться операция записиинформации, определяет управляющаяинформация, поступающая из мульти 3 1269плексора 18 на управляющий вход блока 14 памяти,Для данного периода поиска повсем уровням прерывания номер словав зоне блока 14 памяти, в котороевыполняется запись информации, одини тот же. В конце периода поиска эточномер изменяется циклически, т.е, ес. -ли в данный период поиска запись выполнялась в слово зон первого блока 1014 памяти номер четыре, то в следующий период запись информации выполняется в слово зон номер один, а попрошествии еще двух периодов поискаснова в .слово номер четыре и т.д. 15Номер слова зон блока 14 памяти,в которое выполняется запись информации, формируется совместной работой регистра 16 сдвига, элемента ИНЕ 17, мультиплексора 18. На тактовый вход первого регистра 16 сдвига поступает самый старший разряддвоичного счетчика 5, по заднемуфронту этого разряда выполняется операция записи информации в регистр 2516 сдвига. Все выходы первого регистра 16 сдвига соединяются между собойчерез элемент И-НЕ 17, выход которого подключен к информационному входурегистра 16 сдвига. Поэтому до тех З 0пор, пока на одном из выходов первого регистра 16 сдвига имеется логический "0", в него будут записываться сигналы логической "1", Послетрех периодов поиска по всем уровням прерывания элемент И-НЕ 17 переключается, после чего в течение периода поиска на информационном входе регистра 16 сдвига будет логический 0. Благодаря этому логический 40 "0" будет только на одном выходе первого регистра 16 сдвига или на выходе элемента И-НЕ 17, Выходу элемента И-НЕ 17 поставлены в соответствие все первые слова зон блока 14 памяти, Трем выходам регистра 16 сдвига поставлены в соответствие все вторые, третьи и четвертые слова первого блока 14 памяти соответственно, Опрос значений выходов регистра 16 сдвига и выхода элемента И-НЕ 17 выполняет мультиплексор 18, на адресные входы которого поступают инверсии средних разрядов счетчика 5.На выходе мультиплексора 18 появляется признак, указывающий, выполнять блоку 14 памяти операцию записи или операцию считывания данного слова. 133 4Адрес обращения к слову в блоке 14 памяти образуется объединением старших и средних разрядов первого счетчика 5.Такт проверки изменения значениязапроса в дачном уровне прерыванияодинаков для всех зон блока 14 памяти. Он состоит из подачи кодауровня прерывания на дешифратор 6 ивторой адресный вход блока 14 памяти, операции записи текущего значения запроса с выхода элемента ИЛИ10 в триггер 13, четырех операций обращения к первому блоку 14 памяти,трех операций записи значения запроса за три предыдущих периода проверки регистр в сдвига 15 и операциизаписи сигнала прерывания с выходаэлемента И 25 в триггер 24. Строб записи информации в триггер 13 формируется элементом И 12 по совпадениюдвух инверсных значений средних разрядов счетчика 5 и строба, присутствующего на первом выходе генератора11 импульсов. С выхода элемента И12 строб поступает на тактовых входтриггера 13, При этом триггер 13фиксирует значение запроса, поступившее на его информационный вход навесь такт поиска. Это обеспечиваетвозможность асинхронной работы источника запросов прерываний по отношению к устройству. Значение запросас выхода триггера 13 поступает на.информационный вход блока 14 памяти.Эта информация записывается в блок14 памяти тогда, когда с выхода мультиплексора 18 поступает признак записи,После записи значения запроса в триггер 13 выполняются четыре операции обращения к блоку 14 памяти, каждая из которых сопровождается признаком записи или считывания, поступающим из мультиплексора 18. Этот же признак поступает на информационный вход регистра 15 сдвига, который во время операции записи в блок 14 памяти пропускает такт записи информации. Операция записи значения запро- са с выхода блока 14 памяти в регистр 15 сдвига выполняется во время трех операций считывания информации из блока 14 памяти. Синхронизацию работы блока 14 памяти, триггера 13 и регистра сдвига 15 выполняет генератор 11 импульсов, 5 2691В блоке 14 памяти значение запроса записывается с выхода триггера 13, что обеспечивает использование значения запроса в следующие периоды проверки, После четырех операций обращения к блоку 14 памяти в регистре 15 сдвига имеем трехразрядное слово, содержащее значение за три предыдущих периода проверки. Информация с выхода регистра 15 сдвига парал лельным трехразрядным кодом поступает на дешифратор 20 и мажоритарный элемент 21, с выхода которого сигнал поступает на второй вход элемента 22 сложения по модулю два. 15Элемент 22 сложения по модулю два сравнивает состояние триггера 13, равное текущему значению запроса, с сигналом с выхода мажоритарного элемента 21 и формирует на выходе сиг нал разрешения (логическая "1") в случае несовпадения сигналов на его входах и сигнал запрета (логический "0") в случае совпадения. Блок 19 памяти - это постоянное запоминающее устройство (ПЗУ) с организацией 1 разряд х Р слов. Этот блок содержит признаки разрешения формирования сигнала прерывания по З 0 появлению и/или по снятию запроса.Адрес обращения к слову блока 19 памяти образуется слиянием старших разрядов двоичного счетчика 5 и информации на выходе триггеров 13. 35 В блоке 19 памяти в слове, соответствующем данной зоне блока 14 памяти и значению запроса, поступающему из триггера 13, хранится информация разрешения (логическая "1", если разрешено формирование сигнала прерывания по появлению и/или по снятию запроса) и запрета (логический "0") в противном случае.Дешифратор 20 реализован постоян ным запоминающим устройством с организацией 1 разряд 8 слов, Он формирует на выходе сигнал запрета (логический "0") при наличии всех нулевых или всех единичных сигналов 50 на его входе и сигнал разрешения (логическая "1") во всех остальных случаях.Элемент И 25 формирует значение сигнала прерывания (логическая "1") 55 при появлении трех сигналов разрешения на выходах блока 19 памяти, дешифратора 20 и элемента 22 сложения 33по модулю два и значение логического О в противном случае.Информация с выхода элемента И 25 поступает на информационный вход триггера 24. Строб записи информации в триггер 24 поступает на его тактовый вход и формируется элементом И 23 по совпадению значений средних разрядов счетчика 5 и строба, присутствующего на четвертом выходе генератора 1 1 импульсов.Генератор 11 импульсов обеспечивает синхронную работу узлов устройства, вырабатывая на своих выходах импульсы так, что импульс на первом выходе начинается раньше, чем на втором, на второй выходе - раньше,чем на третьем, и на третьем выходе раньше, чем на четвертом. Генератор импульсов построен на основе регистра сдвига, управляемого младшими разрядами счетчика 5,При включении питания узлы устройства находятся в неопределенном состоянии. Поэтому в объекте управления существует сигнал сброса по включению питания. Этот сигнал поступает на вход 35 устройства и далее на входы сброса триггера 24 и триггеров 29-31.Для синхронизации передачи значений входных сигналов в объект управления с обработкой прерываний от них с каждым уровнем прерывания источника запросов прерывания или с некоторыми из них в случае, если сигналы лишь некоторых из них в дальнейшем требуется передать в объект управления, связывается (ставится в соответствие) один из триггеров 29-31 группы. Этот триггер сменяет свое состояние при обнаружении факта изменения запроса на связанном с ним уровне прерывания. Изменение состояний триггеров 29-31 выполняет дешифратор 28 путем подачи сигнала на один из вхо-. дов триггеров 29-31. Для этого все выходы дешифратора 28 разбиты на пары, каждая из которых связана с одноименным триггером 29-31. Таким образом, первая пара выходов четвертого дешифратора 28 связана с первым триггером группы, вторая пара - с вторым и т,д. Причем каждый первый выход каждой пары выходов дешифратора 28 соединен с вторым входом установки в "0" одноименного паре выходов триггера 29-31, второй выходго Как и сигнал прерывания, этотстробирующий сигнал формируется в томслучае, если имеется изменение значения сигнала запроса. Если изменение .значения сигнала запроса не происхо-,дит, то стробирующий сигнал на выходе элемента И 26 не формируется,этим запрещается появление сигналовна всех выходах дешифратора 28.Формирование стробирующего сигнанала на выходе элемента И 26 выполняется исходя из тех же условий, чтои формирование сигнала прерывания,Для этого на входы элемента И 26подаются сигналы с выходов элементаИ 23, дешифратора 20 и элемента 22 35сложения по модулю два.Поскольку условия появления стробирующего сигнала на вьгходе элементаИ 26 аналогичны условиям формирования сигнала прерывания на выходе 40триггера 24, то этим достигается эффект синхронизации обработки сигнала прерывания и смены состояний триггеров 29-31 группы,Число сигналов, поступающих из.источника запросов прерывания, ичисло выходов 32 устройства может отличаться. Для выполнения этого условия в состав устройства введендешифратор 27, 50Третий дешифратор 27 - ПЗУ с организацией 1 разрядК слов. Этотдешифратор 27 формирует признаки разрешения работы дешифратора по появлению или по снятию сигнала запроса. Если сигнал разрешения формируется, то в соответствующем ему словеПЗУ записан единичный сигнал. Если 45 каждой пары выходов дешифратора 28 соединен с входом установки в "1" одноименного паре выходов триггера 29-3 1, выходы триггеров 29-3 1 являются управляющими выходами сигналов 5 обмена устройства.При этом достигается синхронизация передачи значений входных сигналов в объект управления с обработкой прерываний от них, Эффект синхронизации достигается тем, что одновременно с сигналом прерывания формируемым на выходе триггера 24, на выходе элемента И 26 формируется стробирующий сигнал, разрешающий15 появление выходного сигнала на выходе дешифратора 28, этот сигнал подается на стробирующий вход дешифратора 28. сигнал разрешения не Формируется, то в соответствующем ему слове ПЗУ записан нулевой сигнал.На вход дешифратора 27 подается тот же код уровня прерывания с выхода счетчика 5, что и на вход дешифратора 6. При этом на выходе дешифратора 27 под управлением кода уровня прерывания устанавливается сигнал разрешения появления либо сигнал запрета появления сигнала на любом из выходов дешифратора 28. Сигнал разрешения формируется в том случае, если сигналу запроса поставлен в соответствие один из триггеров 29-31, а сигнал запрета - в противном случае,Выбор выходного сигнала дешифратора 28 осуществляется под управлением кода уровня прерывания, снимаемого с выхода счетчика 5 (этот же код подается на входы дешифратора 6 и дешифратора 27), а также состояния триггера 13. Первая группа входов дешифратора 28 определяет пару выходов, на которой появится выходной сигнал, а вторая группа - один из выходов пары (первый или второй), на котором появится выходной сигнал.Сигнал на одном из выходов дешифратора 28, таким образом, всегда появляется в результате смены значения сигнала прерывания под управлением сигналов на его входах, которые выбирают выходной сигнал и при наличии сигнала разрешения на его входе разрешения и стробирующего сигнала на его стробирующем входе, При этом триггер (29-3 1), постав - ленный в соответствие данному сигналу запроса, сменит свое значение.Поскольку стробирующий сигнал на стробирующем входе дешифратора 28 формируется одновременно с сигналом прерывания на выходе триггера 24, а сигнал прерывания приводит к останову счетчика, то следующий триггер (29-31) сменит свое значение только после того, как будет отработан сигнал прерывания от предыдушего запроса и сброшен триггер 24В случае, если на формирования сигнала прерывания наложен запрет при смене значения сигнала запроса по переходу из низкого уровня .в высокий или наоборот (сигнал запрета формируется блоком 19 памяти), то стробирующий сигнал формируется элементом И 26 при смене значения сигнала за 9 1269 проса прерывания несмотря на отсутствие установки триггера 24. Этим достигается дополнительная гибкость в работе устройства,Формула изобретенияУстройство формирования сигнала прерывания и обмена, содержащее элемент НЕ, четыре элемента И счетчик два дешифратора, группу элементов И, элемент ИЛИ, генератор импульсов, два триггера, два блока памяти, два регистра сдвига, элемент И-НЕ мультиплексор, мажоритарный элемент, 15 элемент сложения по модулю два, причем первый вход первого элемента И соединен с тактовым входом устройства, второй вход первого элемента И соединен с выходом элемента НЕ, вы- щ ход первого элемента И соединен со счетным входом счетчика, старшие разряды счетчика соединены с входами первого дешифратора, с адресными выходами устройства и с первыми входа ми адреса первого и второго блоков памяти, выход последнего разряда счетчика соединен с тактовым входом первого регистра сдвига, -й1пп - число запросов) выход ЗО первого дешифратора соединен с первым входом -го элемента И группы, вторые входы элементов И группы соединены с одноименными запросными вхо дами устройства, выходы элементов И группы соединены с входами элемента ИЛИ, выход элемента ИЛИ соединен с информационным входом первого триггера, инверсные выходы средних разрядов счетчика соединены с соответствующими входами второго элемента И, с вторыми входами адреса первого блока памяти, с управляющими входами мультиплексора, с соответствующими входами третьего элемента И, вьгкод 45 нулевого разряда счетчика соединен с входом запуска генератора импульсов, первый выход генератора импульсов соединен с соответствующим входом второго элемента И, второй выход 50 генератора импульсов соединен с тактовым входом первого блока памяти, третий выход генератора импульсов соединен с тактовым входом второго регистра сдвига, четвертый выход 55 генератора импульсов соединен с соответствующим входом третьего элемента И, выход второго элемента И соеди 133 10нен с тактовым входом первого триггера, выход первого триггера соединен с информационным входом первого блока памяти, с вторым входом адреса второго блока памяти, с первым входом элемента сложения по модулю два, выход первого блока памяти соединен с управляющим входом второгорегистра сдвига, выходы первого регистра сдвига соединены с входами элемента И-НЕ и с первыми информационными входами мультиплексора, выход элемента И-НЕ соединен с информационным входом первого регистра сдвига и с вторым информационным входом мультиплексора, выход мультиплексора соединен с входом управления записью-чтением первого блока памяти и с информационным входом второго регистра сдвига, выходы второго регистра сдвига соединены с входами второго дешифратора, с входами мажоритарного элемента, выход мажоритарного элемента соединен с вторым входом элемента сложения по модулю два, выход второго блока памяти соединен с первым входом четвертого элемента И, выход второго дешифратора соединен с вторым входом четвертого элемента И, выход элемента сложения помодулю два соединен с третьим входом четвертого элемента И, выход четвертого элемента И соединен с информационным входом второго триггера,выход третьего элемента И соединен с тактовым входом второго триггера, первый вход сброса второго триггера соединен с входом сброса устройства, второй вход сброса второго триггера соединен с сигнальным входом устройства, выход второго триггера соединен с входом элемента НЕ и является выходом прерывания устройства, о т л и ч а ю щ е е с я тем, что, с це. -,лью расширения функциональных возможностей устройства за счет синхронизации формирования сигнала прерывания и момента снятия и установки сигналов обмена, в него дополнительно введены пятый элемент И, третий и четвертый дешифраторы и группа триггеров, причем выход третьего элемента И соединен с первым входом пятого элемента И, выход второго дешифратора соединен с вторым входом пятого элемента И, выход элемента сложения по модулю два соединен с третьим входом пятого элемента И, выходы1269 1 О Составитель М.Кудряшеш Техред Н.Глущенко Редак орректор Л.ПилипенкП Заказ 6037/5 1 ПВНИИПИ Г суд комитета СССРпо де ам и о113035, ос ушс д. 4/ одписное о л М ткрытиикая наб оизводственно-полиграфическое предприятие,ктная, 4 город, у старших разрядов счетчика соединеныс входами третьего дешифратора и спервой группой входов четвертогодешифратора, выход первого триггерасоединен с первым входом четвертогодешифратора, выходы третьего дешифратора соединены с второй группойвходов четвертого дешифратора, выходпятого элемента И соединен с вторымвходом четвертого дешифратора, первые входы установки в пО" триггеров 133 2группы соединены с входом сброса устройства, каждый первый выход 1-и (1 = 1п/2) пары выходов четвертого дешифратора соединен с вторым входом установки в "О" -го триггера группы, второй выход 1-й пары выходов четвертого дешифратора соединен си ивходом установки в 1 1-го триггера группы, выходы триггеров группы являются управляющими выходами сигналов обмена устройства.