Вычислительное устройство для реализации логических функций

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК А 4 С Об Р 9/ОО СССРНРЫТИИ НИЯ 1 ц ИСАНИЕ ИЗОБРЕТ ЕЛЬСТ У 41 аучно-производстпо системам авто правления А.Н, Конарев,А.А. Ручинский2 В 4 Ф 2311 . 25 И 54 2 в7 В 2 ГОСУДАРСТВЕННЫЙ НОМИТ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И К АВТОРСКОМ,Ф СВИД(57) Изобретениеавтоматики и вычии может быть испо)идетельство СССР6 Р 15/02, 1970.етельство СССР6 Р 15/20, 1977.ОЕ УСТРОЙСТВО ДЛЯСКИХ ФУНКЦИЙотносится к обласслительной техникльзовано в различ ных системах автоматического управления, где решается задача логического управления технологическимиагрегатами и установками по заданной программе или в соответствии созначениями логических функций, характеризующих состояние управляемогообъекта. Цель изобретения - повышение быстродействия и достоверностифункционирования, Устройство содержит компаратор 1, формирователь. 2импульсов, блок 3 управления, блок 4памяти команд, регистр 5 команд, дешифратор б кода операций, память 7,контрольную память 8, таймер 9, контрольный счетчик 10, мультиплексор11, арифметико-логический блок 12,триггер 13 обнуления, коммутатор 14,блок 15 ввода-вывода, дешифратор 161269130 диагностики, регистр 17 диагностики,элемент 18 четности, схемы 19 - 22сравнения. Устройство позволяет автоматизировать процесс установки блоков устройства и исполнительных механизмов объекта управления в исходное состояние, диагностику функционирования блоков и всего устройства, а также позволяет сократить продолжительность цикла управ. пения за счет сокращения количества формируемых адресов. 1 ил, 1Изобретение относится к автоматике и вычислительной технике и может быть использовано в различных системах автоматического управления, где решается задача логического управления технологическими агрегатами и установками по заданной программе .или в соответствии со значениями ло гических Функций, характеризующих состояние управляемого объекта.Цель изобретения - повышение быстродействия и достоверности функционирования,На чертеже представлена схема устройства.Устройство содержит компаратор 1, Формирователь 2 импульсов, блок 3 управления, блок 4 памяти команд, регистр 5 команд, дешифратор 6 кода операций, память 7, контрольную память 8, таймер 9, контрольный счетчик 10, мультиплексор 11, арифметико-логический блок 12, триггер 13 обнуления, коммутатор 14, блок 15 ввода - вывода, дешифратор 16 диагностики, регистр 17 диагностики, элемент 18 четности, схемы 19-22 сравнения,. вход 23 разрешения обмена, информационный вход 24, информационный выход 25, выход 26 адреса объекта управления, выходы 27 индикации неисправности.Блок 3 управления содержит счетчик 28 команд, генератор 29 тактовых импульсов, элементы И 30-33, элементы ИЛИ 34-35, триггер 36 и элемент НЕ 37.Таймер 9 содержит триггер 38 запуска, регистр 39, счетчик 40 и элементы И 41-43.Блок 15 ввода-вывода содержит триггеры 44-46, регистр 47 адреса, элемент ИЛИ 48 и элементы И 49-51. 2Кроме того, устройство содержитвход 52 логических условий и шину53 питания.Устройство работает следующим образом.После включения питания и достижения им уровня, заданного на компараторе 1, последний запускает Формирователь 2 импульсов. Выходнойимпульс формирователя 2 устанавливает в нулевое состояние в блоке 3 управления счетчик 28 команд и генератор 29 тактовых импульсов, в таймере9 - триггер 38 запуска и счетчик 40,а также регистр 5 команд, контрольный счетчик 10 и регистр 17 диагностики устройства. По окончании этогоимпульса триггер 13 обнуления устанавливается в единичное состояние исигналом со своего прямого выходапереводит коммутатор 14 в состояниепередачи нулевой информации со своего инверсного выхода.Под действием импульсов фаз чте ния генератора 29 тактовых импульсовсчетчик 28 команд формирует на соответствующем выходе блока 3 управления последовательность адресов ячеек блока 4 памяти путем добавленияединицы к текущему адресу (номерукоманды). Считанная информация изблока 4 памяти заносится в регистр 5команд,Формат командного слова, заносимого в регистр 5 команд, содержит поля операндовф операторов инверсии адресов. Операнд характеризует тип переменной, которая должна быть обработана.40 В устройстве приняты следующие операнды: Х - ввод; У - вывод; Н - накопитель; Т - таймер; И - мантисса; П - переход; И - отсутствие операции;КЦ - конец цикла.1269 3Оператор указывает на действие,которое должно быть выполнено надоперандами. Операнды соединяютсяодин с другим следующими операндами:- начало предложения; = - указание; "+" - дизъюнкция;конъюнкция.При наличии признака инверсии "/"переменная инвертируется. Все входные и выходные переменные являютсясигналами от датчиков состояния оборудования, исполнительных механизмовобъекта управления (ОУ).Части командного слова, включающие операнды, операторы и инверсиюдешифрируются дешифратором 6 кодаоперации, а адресная часть поступает на памяти 7 и 8, регистр 39 таймера 9, мультиплексор 11, регистр 47адреса блока 15 ввода-вывода, элемент 18 четности и дешифратор 16 диагностики.При наличии на входе 23 устройства сигнала "Готовность" от ОУ, поступающего на соответствующий вход блока 15 ввода-вывода, и при наличии надругих входах блока 15 ввода-выводасоответственно операнда У и сигнала"Запись" нулевая информация с выходакоммутатора 14 через вторые информа 30ционные вход и выход блока 15 вводавывода и выход 25 устройства передается адресным исполнительным механизмам, устанавливая их в исходное состояние,В блоке 15 ввода-вывода сигналГотовность поступает на информаци -онный вход триггера 44, а операнд Учерез элементы ГЛИ 48 и И 49 по тактам фазы выполнения генератора 29поступает на синхронизирующий входэтого же триггера. Триггер 44 приэтом устанавливается в единичное состояние. По сигналу с выхода триггера44 вначале происходит занесение адресной части командного слова в регистр 47 и выдача ее на адресный выход 26 блока, а затем прохождениеуправляющего сигнала Запись" на синхронизирующий вход триггера 45. Поэтому сигналу нулевая информация синформационного входа блока 15 вводавывода заносится в триггер 45, а снего на второй информационный выходблока.Управляющий сигнал Запись"55формируется в блоке 3 управления навыходе элемента И 32 под действиемимпульсов фазы выполнения генератора 130 429 и по единичному сигналу с прямоговыхода триггера 13 обнуления, поступающего через элемент ИЛИ 35.При установлении операнда Н по сигналу "Запись" происходит обнуление ячеек памяти 7 путем занесения в них нулевой информации с выхода коммутатора 14. При установке операнда КЦ триггер 13 обнуления устанавливается в нулевое состояние и коммутатор 14 переводится в режим передачи информации с выхода блока 12. При этом работа устройства по обнулению блока и установке в исходное состояние как элементов устройства, так и исполнительных механизмов ОУ заканчивается. После этого устройство переходит к выполнению рабочей программы.При наличии сигнала Готовность", операнда Х и управляющего сигнала "Чтение" информация от ОУ через первые информационные вход и выход блока 15 ввода-вывода поступает в мультиплексор 11, а с него заносится в блок 12.В блоке 15 ввода-вывода сигнал "Готовность" и операнд Х устанавливают триггер 44 в единичное состояние, по сигналу с выхода которого происходит занесение адресной части командного слова в регистр 47 и выда ча ее на адресный выход блока, а затем прохождение сигнала 11 Чтение" через элемент И 51 на синхровход тригггера 46. По этому сигналу происходит занесение информации информационного входа 24 устройства в триггер 46, которая затем поступает на первый информационный выход блока.Управляющий сигнал "Чтение" формируется в блоке 3 управления на выходе элемента И 33 под действием импульсов фазы выполнения генератора 29 и при наличии сигнала логической единицы с выхода элемента НЕ 37 . при отсутствии оператора-" указания на входе элемента ИЛИ 35. При установлении на входе кода операции блока 12 сигналов ";" начала предложения, "+" дизъюнкции или "." конъюкции в него заносится информация с выхода мультиплексора 11 в прямом коде, При установлении этих сигналов и признака инверсии информация в блок 12 заносится в инверсном коде.При наличии операнда Н и операторов ":" начала предложения "+" дизъюнкции или "." конъюкции информа 5 12691 ция считывается из памяти 7. Считанная информация с выхода памяти 7 через мультиплексор 11 поступает в11 11 блок 1 2 . При наличии оператор а указания информация с выхода блока 1 2 через коммутатор 1 4 записывается в память 7.Обращение к таймеру 9 осуществляется с помощью операнда Т, а установка выдержки времени на нем - операндом М. Логические условия занесения операнда М в таймер 9 имеют видМ=Т.15Указанные условия занесения выполняются последовательно. Вначале выполняется условие:М. При этом адресная часть командного слова в виде мантиссы заносится в регистр 39 по сигналу 11 Чтение 1. Затем выполняется условие=Т. При этом информация с выхода регистра 39 при совпадении на входах элемента И 43 сигналов "Запись", Т и сигнала с инверсного выхода, триггера 38 запуска заносится в счетчик 40. Запуск таймера 9 осуществляется, если выражение на выходе блока 12 принимает единичное значение, условием запуска таймера 9 является =Т.Это условие выполняется элементом И 41 при наличии сигнала "Запись" и единичное информации с выхода блока 12. Сигналом с выхода элемента И 41 триггер 38 запуска устанавливается в единичное состояние, При этом разрешается прохождение тактовых импульсов через элемент И 42 на счетный .вход счетчика 40 и блокируется занесение в него мантиссы через элемент40 И 43 при циклическом сканировании программы..Сигнал результата обработки временного интервала таймера 9 с выхода счетчика 40 устанавливает в нулевое45 состояние триггер 38 запуска и через мультиплексор 11 поступает в блок 12.Циклическое сканирование программы осуществляется блоком 3 управления в двух режимах: с блокированием фазы выполнения; без блокирования фазы выполнения.В первом режиме генератор 29 формирует короткую серию тактовых импульсов, а во втором - длинную, За время короткой серии тактовых импульсов осуществляется только фаза чтения, а за время длинной - фазы 30 Ьчтения и выполнения очередной команды.Режим работы блока 3 управления при этом определяется операндами П или И.Операнд П позволяет блокировать или разрешать выполнение частей программы, заключенных между командами =П и :П в зависимости от результата вычисления логического выражения, стоящего перед командой =П. Выполнение этих условий осуществляется триггером 36 блока 3 управления.При установке указанного триггера в единичное состояние единичный потенциал с его выхода через элемент ИЛИ 34 устанавливает генератор 29 в режим формирования короткой серии импульсов, а при установке в нулевое состояние - длинной серии импульсов.Установка в единичное состояние триггера 36 осчшествляется по его единичному установочному входу сигналом с выхода элемента И 31 при наличии на его входах сигналов операнда П, оператора "=" указания и единичной информации с выхода блока 12. Установка в нулевое состояние триггера 36 осуществляется по его нулевому установочному входу сигналом с выхода элемента И 30 при наличии на его входах операнда П и оператора 1:11 начала предложения. Операнд М через элемент ИЛИ 34 устанавливает генератор 29 в режим формирования короткой серии импульсов.В конце рабочей программы устанав-, ливается команда КЦ, по которой счетчик 28 команд в блоке 3 управления устанавливается в исходное состояние, т.е. прекращает дальнейшее формирова ние адресов блока 4 памяти и начинает формирование последовательности адресов с нулевого адреса. В результате этого сокращается время цикла сканирования.Диагностика памяти 7 осуществляется параллельной работой с ним контрольной памяти 8, Выходная информация этих памятей сравнивается на схеме 19 сравнения.Диагностика таймера 9 осуществляется путем сравнения на схеме 20 сравсравнения значений счетчика 40 таймера и контрольного счетчика 10. устройства, работающих по одним и тем же. условиям.Диагностика блока 15 ввода-вывода при выводе информации операнд У)1269осуществляется путем сравнения на схеме 21 сравнения информации, подаваемой на первый информационный вход блока, с информацией, выдаваемой на выход 25 устройства, а при вводе (операнд Х) - путем сравнения на схеме 22 информации, присутствующей на . входе 24 устройства, с информацией, поступающей на второй информационный ыход блока. 10Выходные сигналы со схем 19-22 сравнения заносятся в выбранные дешифратором 16 диагностики соответствующие операндам Н, Т, У и Х разряды регистра 17 диагностики.Работа дешифратора 16 синхронизируется импульсами генератора 29.Контроль выдачи адресов осуществляется элементом 18 четности, стробируемым триггером 44 готовности. Стро- О бирование заключается в организации выдачи элементом 18 четности контрольного разряда в моменты осуществления операций ввода-вывода. При этом элемент 18 четности осуществляет свертку разрядов адреса по модулю 2 и выдачи результата по контрольному разряду адреса на выход 26 устройства.Диагностика блока 3 управления осуществляется программным тестом, занесенным в начальные ячейки блока 4 памяти.В случае нарушения Функционирования блока 3 управления тест формирует сигнал "Отказ" на выходе блока 12. Для этого сигнала выделяется один из адресов выходной переменной, например У, с нулевым адресом (УО). ЗтЬч 1, сигнал с выхода блока 12 через коммутатор 14 заносится в соответствующий40 УО разряд регистра 17 диагностики.Таким образом, устройство позволяет автоматизировать процесс установки блоков устройства и исполнительных механизмов объекта управления в исходное состояние и диагноС 45тику функционирования как блоков,так и всего устройства, а также позволяет сократить продолжительностьцикла управления за счет сокращенияколичества формируемых адресов. Ф о р м у л а изобретения Вычислительное устройство для реализации логических функций, содержащее блок управления, блок памяти команд, регистр команд, таймер, арифметико-логический блок, блок ввода - вывода, дешифратор кода операций,13 О 8память и мультиплексор, причем адресный выход блока управления соединен с адресным входом блока памятикоманд, выход которого соединен синформационным входом регистра команд, синхровход которого соединенс первым синхровыходом блока управления, второй и третий синхровыходыкоторого соединены соответственно свходом чтения блока памяти команд ис синхровходом арифметико-логического блока, выход регистра командсоединен с.входом дешифратора кодаопераций, с адресными входами памяти, блока ввода-вывода, с управляющим входом мультиплексора и с настроечным входом таймера, первый выход дешифратора кода операций соединен с синхровходом памяти, " второго по пятый выходы дешифраторакода операций соединены соответственно с первого по четвертый управляющими входами блока управления,шестой и седьмой выходы дешифраторакода операций соединены соответственно с первым и вторым входами управления режимом таймера, восьмой идевятый выходы дешифратора кода операций соединены соответственно свходами признаков ввода и выводаблока ввода=вывода, с десятого потринадцатый выходы дешифратора кода операций соединены соответственнос первого по четвертый входами кодаоперации арифметико-логического блока, первый и второй управляющие выходы блока управления соединены соответственно с входами записи и чтения памяти, первым и вторым входамизапуска таймера, с первым и вторымвходами разрешения вывода и вводаблока ввода-вывода, первый и второй синхровходы которого соединенысоответственно с четвертым и пятымсинхровыходами блока управления, первый информационный выход блока ввода -вывода соединен с первым информационным входом мультиплексора, второйи третий информационные входы которого соединены соответственно с первыминформационным выходом таймера ивыходом памяти, выход мультиплексорасоединен с информационным входомарифметико-логического блока, входразрешения обмена устройства соединен с входом разрешения обмена блокаввода-вывода, первый информационныйвход и второй информационный выходкоторого подключены соответственно квходу условий устройства и к управляющему выходу устройства, третий информационный выход блока ввода-вывода подключен к выходу адреса объектауправления устройства, шестой синхровыход блока управления соединен стактовым входом таймера, о т л и -ч а ю щ е е с я тем, что, с цельюповышения быстродействия и достоверности функционирования, оно дополни Отельно содержит триггер обнуления:,коммутатор, контрольную память, контрольный счетчик, дешифратор диагностики, регнстр диагностики, элементчетности, компаратор и четыре схемы 15сравнения, причем вход компаратораподключен к шине питания устройства,выход компаратора подключен к входамначальной установки блока управления, таймера и к входам сброса регистра команд, триггера обнуления,контрольного счетчика и регистрадиагностики, выходы которого являются выходами индикации неисправностиустройства, четырнадцатый выход дешифратора кода операций соединен спятым управляющим входом блока управления и с синхровходом триггераобнуления, информационный вход которого подключен к шине единичного по- ЗОтенциала устройства, прямой выходтриггера обнуления соединен с управляющим входом коммутатора и с шестымуправляющим входом блока управления,седьмой синхровыход которого соединен с синхровходом дешифратора диагностики, вход дешиФратора диагностики соединен с выходом регистра команд, с адресным входом контрольнойпамяти и с информационным входом 4 Оэлемента четности, стробирующий входкоторого соединен с синхровыходомблока ввода-вывода, первый выход дешифратора кода операции соединен ссинхровходом контрольной памяти ин 45формационный вход которой соединенс седьмым управляющим входом блокауправления, с информационными входами памяти и таймера, с первым входомпервой схемы сравнения, с вторым ин Оформационным входом блока ввода-вывода, с первым информационным входомрегистра диагностики и с выходомкоммутатора, первый и второй информационные входы которого соединены соответственно с инверсным выходомтриггера обнуления и с выходом арифметикологического блока, второй информационный вход регистра диагностики соединен с выходом Лешифраторадиагностики, с третьего по шестойинформационные входы регистра диагностики соединены с выходами соответственно первой, второй, третьейи четвертой схем сравнения, первыйвход которой соединен с входом условий устройства, второй информационный выход блока вводя-вывода соединен с вторым входом первой схемысравнения, второй вход четвертойсхемы сравнения соединен с первыминформационным выходом блока вводавывода, выход элемента четностиподключен к контрольному разряду выхода адреса объекта управления, первый и второй входы третьей схемысравнения соединены соответственнос первым информационным выходом таймера и с выходом контрольного счетчика, информационный вход которогосоединен с вторым информационным выходом таймера, первый и второй управляющие выходы которого соединенысоответственно со счетным входом ивходом записи контрольного счетчика,первый и второй входы второй схемысравнения соединены соответственно свыходами памяти и контрольной памяти, входы чтения и записи которой соединены соответственно с первым ивторым управляющими выходами блокауправления, причем блок управлениясодержит счетчик команд, четыре элемента И, два элемента ИЛИ, триггер,элемент НЕ и генератор тактовых импульсов, с первого по седьмой выходыкоторого подключены соответственнок синкровыходам с первого по седьмойблока управления, восьмой выход генератора тактовых импульсов соединен со счетным входом счетчика команд, выход которого подключен кадресному выходу блока управления,вход сброса счетчика команд и входзапуска генератора тактовых импульсов подключены к входу начальнойустановки блока управления, вход останова и девятый выход генераторатактовых импульсов соединены соответственно с выходом первого элемента ИЛИ и с первыми входами первого и второго элементов И, выходы которых подключены соответственно кпервому и второму управляющим выходам блока управления, выход второгоэлемента ИЛИ соединен с вторым входом11 1269 второго элемента И, а через элемент НЕ соединен с вторым входом первого элемента И, пятый и первый управляющие входы блока управления подключены соответственно к синхровходу счет чика команд и к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом триггера, первый и второй установочные входы которого соединены соответственно с вы О ходами третьего и четвертого элементов И, третий управляющий вход блока управления подключен к первому входу третьего элемента И, второй вход которого соединен с первым входом чет вертого элемента И и подключен к третьему управляющему входу блока управления, второй вход четвертого элемента И соединен с первым входом вто. рого элемента ИЛИ и подключен к чет вертому управляющему входу блока управления, шестой и седьмой управляющие входы блока управления подключены соответственно к второму входу второго элемента ИЛИ и к третьему 25 входу четвертого элемента И, причем таймер содержит регистр, три элемента И, триггер запуска и счетчик, выход которого подключен к первому установочному входу триггера запус О ка и первому информационному выходу таймера, вход сброса счетчика соединен с вторым установочным входомтриггера запуска и подключен к входу начальной установки таймера, информа 35 ционный вход счетчика соединен с выходом регистра и подключен к второму информационному выходу таймера, счетный вход счетчика соединен с выходом первого элемента И и подключен к первому управляющему выходу таймера, вход записи, счетчика соединен с выходом второго элемента И и подключен к второму управляющему выходу таймера, первый вход первого элемента И под ключен к тактовому входу таймера, второй вход первого элемента И соединен с прямым выходом триггера запуска, инверсный выход которого соединен с первым входом второго элемента И, второй вход которого подключен к второму входу запуска таймера и к первому входу третьего элемента И, второй вход которого соединен с третьим входом второго элемента И и130 2 подключен к второму входу управлениярежимом таймера, третий вход третьего элемента И подключен к информационному входу таймера, выход третьего элемента И соединен с синхровходом триггера запуска, информационный вход которого подключен к шиненулевого потенциала устройства, информционный вход регистра подключенк настроечному входу таймера, входзаписи регистра подключен к первомувходу пуска таймера, синхровход регистра подключен к первому входу управления режимом таймера, причемблок ввода-вывода содержит три элемента И, три триггера, элемент Щ 1 Ии регистр адреса, информационныйвход первого триггера подключен кпервому информационному входу. блокаввода-вывода, второй синхровход первого триггера соединен с выходомпервого элемента И, первый вход которого соединен с выходом второготриггера, с первым входом второгоэлемента И, с синхровходом регистраадреса и с синхровыходом блока ввода-вывода, выход первого триггераподключен к первому информационномувыходу блока ввода-вывода, информационный вход второго триггера подключен к входу разрешения обмена блокаввода-вывода, синхровход второготриггера соединен с выходом третьего элемента И, первый вход которогои вход установки в ноль второго триггера подключены соответственно к,первому и второму синхровходам блока ввода-вывода, второй вход третьего элемента И соединен с выходомэлемента ИЛИ, первый и второй входыкоторого подключены соответственнок входам признаков ввода и выводаблока ввода-вывода, выход третьеготриггера подключен к второму информационному выходу блока ввода-вывода, информационный вход и синхровход третьего триггера подключенысоответственно к второму информационному входу блока ввода-вывода и квыходу второго элемента И, информационный вход и выход регистра адреса подключены соответственно к адресному входу и третьему информационному выходу блока ввода-вывода.