Устройство для ввода и вывода информации

Союз Советски кСоциалистическикРеспублик ОП ИОАН ИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВЙДЕТЕЛЬСТВУ п 1905811 Дополн ое а-ву) Заявлено присоединением заявки И С 06 Р 3 04 ударстакевй комитет СССР(28) Приоритет Опубликов по делам изобретеиийкрыт Дата опубликования описания 07.02. 72) Авторы изобретения Х,А. Верига и В,И. Овсянник) УСТ 1 ОЙСТВО Д.Л ВВОДА Ы ВЬ.БОЛЛ ННФОРМЛЦ 1 П ервым вхо ел;кторны лока конт лока сопр первого и второ аналов, втор я - ко втор ния, к перв в му выходуму входук вторым мультиплекс входам перв г о канала и о и второго третий и че се вертый х каналов оды блока онтролявыходам бчод подключиплексного третьему а сопряж и четвертому ния, пятый в выходам муль первым електор лок ь холов и ко мои жения, се подключен о лексног дам селек вертый вветствен орных й изобретение относится к вычисли. тельной технике и может быть использовано для ввода-вывода инФормации в вычислительных системах.1:звестно устройство для ввода и вывода информации, содержащее блок связи с центральным процессором, регистр адреса каналов, регистр запросов, деиииратор запросов, блок контроля и каналы ввода-вывода, которые связаны между собой и входами-выходами процессора, системой инФормационных адресных и управляющих шинНедостатком устройства является сравнительно невысокая надежность из-за отсутствия проверки узла контроля в процессе работы.Наиболее близким по технической сущности к предлагаемому является устройство для ввода и вывода инФормации, содержащее блок контроля, первый вход которого подключен к первому выходу блока сопряжения и к ных каналов, к первому входу ка сопряжения, шестой вход б контроля подключен ко вторым дам селекторных кан15 му входу блока сопр вход блока контроля второму выходу муль нала и к третьим вы каналов, третий и ч20 блока сопряжения со подключены к первому и второму входам устройства, пятый и шес выходы подключены соответствен9058 к первому и второму выходам устройства, третий вход которого подсоединен к первым входам первогои второго регистров, к восьмомувходу блока контроля, к нулевому5входу первого триггера, ко второмувходу мультиплексного и к третьимвходам селек торных каналов, третийвыход - к первому выходу дешиФратора, четв ертый выход - к выходу пер Ового триггера, второй выход дешиФратора соединен со вторым входомпервого регистра, первый выход которого подключен к первому входу дешиЬратора и к пятому входу блока сопряжения, седьмой выход которогосоединен с третьим входом мультиплексного канала и с четвертыми входами селекторных каналов, четвертыевыходы которых соединены с третьимвыходом мультиплексного канала и совторыми входами второго регистра,пятые выходы селекторных каналовсоответственно с пятым и шестым вы -ходами устройства, шестые выходы -с шестым и седьмым выходами устройства соответственно., пятые входы селекторных каналов - с четвертым и пятым входами устройства соответственно,шестые входы-с шестым и седьмым входами устройства соответственно,четвертый и пятый входы мультиплексного канала подключены к восьмомуи девятому входам устройства соответственно, а четвертый и пятый выхо 35ды - к седьмому и восьмому выходамустройства соответственно, выходвторого регистра соединен со вторымвходом дешифратора 2,Недостатком устройства являетсяснижение его надежности, которое вызывается возникновением ошибок вблоке контроля инФормации. Целью изобретения является повышение надежности устройства.Указанная цель достигается тем, что в устройство для ввода и вывода информации, содержащее блок контроля, первый вход которого подключен к первому выходу блока сопряжения и 5 О к первым входам первого и второго селекторных каналов, второй вход блока контроля - ко второму выходу блока сопряжения, к первому входу муль. типлексного канала и к вторым входам 55 первого и второго селекторных каналов, третий и четвертый входы блока контроля - к третьему и четвер 11 4тому выходам блока сопряжения соответственно, пятый вход - к первымвыходам мультиплексного и селекторных каналов и к первому входу блока сопряжения, шестой вход блока контроляподключен ко вторым выходам селекторных каналов и ко второму входублока сопряжения, седьмой вход подключен ко второму выходу мультиплексного канала и к третьим выходам селекторных каналов, третий и четвертый входы блока сопряжения соответственно подключены к первому и второму входам устройства, пятый и шестой выходы - соответственно к первому и второму выходам устройства, третий вход которого подсоединен к первым входам первого и второго регистров, к восьмому входу блока контроля,к нулевому входу первого триггера.,ко второму входу мультиплексногои к третьим входам селекторных каналов, третий выход - к первому выходу дешиФратора, четвертый выходк выходу первого триггера, второйвыход дешифратора соединен со вторым входом первого регистра, первый выход которого подключен к первомувходу дешиФратора и к пятому входублока сопряжения, седьмой выход которого соединен с третьим входом мультиплексного канала и с четвертыми входами селекторных каналов,четвертые выходы которых соединеныс третьим выходом мультиплексногоканала и со вторыми входами второго регистра, пятые выходы соответственно - с седьмым и восьмым выходамиустройства, пятые входы селекторныхканалов соответственно - с четвертым и пятым входами устройства,шестые входы соответственно - с шестыми седьмым входами устройства, четвертый и пятые входы мультиплексного канала подключены соответственнок восьмому и девятому входам устройства, а четвертый и пятый выходы - к девятым и десятым выходамустройства соответственно, выходвторого регистра соединен со вторымвходом дешиФратора, введены первыйи второй элементы И, первый и второй элементы Н-НЕ, элементы ЗНЛ 1,второй и третий триггеры, выход второго триггера соединен с девятымвходом блока контроля, группа выходов которого подключена к группамвходов первого и второго элементовИ-НЕ, второй выход первого регистра45 соединен со входами первого элемента И, выход которого подключенк входам второго и третьего триггера и к первым входам элементаЗИИЛИ, вторые входы которого соединены с третьим входом устройстваи с единичными и нулевыми входамивторого и третьего триггеров, третьивходы элемента ЗИБЛИ соединены свыходами соответствующих элементов 10И"НЕ, выход соединен с единичнымвходом первого триггера, выход первого элемента И-НЕ подключен к первому входу второго элемента И,второй вход которого соединен с третьим 15входом устройства, третий вход второго элемента И соединен с выходомвторого триггера, а выход второгоэлемента И соединен с десятым входомблока контроля. 20На фиг,1 представлена схемаустройства для ввода и вывода информации; на фиг. 2 - схема блока контроля.Схема устройства содержит блок 25сопряжения 1, дешифратор 2, первыйрегистр 3, первый элемент И 4,второйрегистр 5, блок контроля (информации)6, первый и второй элементы И-НЕ7 и 8, второй элемент И 9, элемент 3 ОЗИИЛИ 10, первый, второй и третийтриггеры 11-13, мультиплексный канал 14, первый и второй селекторныеканалы 15 и 16, узел усилителей 17,узел элементов 2 И-ЗИЛИ 18, узелэлементов 2 ИЛИ 19, регистр текущего управляющего слова мультиплексного канала 20, блок управлениямультиплексным каналом 21, регистрпризнаков интерФейса 22, входной 4 Оинформационный регистр 23, выходнойинформационный регистр 24, регистрытекущего управляющего слова селек,торного канала 25, блок управленияканалами 26, буфер данных 27, регистр признаков интерфейса 28,входной информационный регистр 29,выходной информационный регистр 30,первый, второй и третий входы устройства 31-33, первые, вторые, третьии четвертые выходы устройства 34-37,шины интерфейса ввода-вывода 38-40,шины контроля каналов 41, шины запросов 42, входные информационные шины 43 входные шины данных 44,выходные информационные шины 45,выходные шины данных 46, управляющиешины процессора 47, шины адреса каналов 48, сигнал установа ошибочных. условий 49, сигнал сброса ошибочных условий 50, шины ошибок 51, элементы сложения по модулю 2 52-57, злементы контроля четности и нечетности58-63, элементы ИЛИ 64-72, триггерконтроля данных блока обработки 73,триггер контроля данных памяти 74, триггер контроля первого входа процессора 75, триггер контроля второговхода процессора 76, триггер контроля данных канала 77, триггер контроля данных абонента 78, триггерконтроля управления каналом 79,триггер контроля управления интерфейсом 80.Устройство работает следующим образом.Операция передачи данных в канале осуществляется под управлениемуправляющего слова канала, котороехранится на регистрах 20 и 25.Управляющие слова канала первоначально хранятся в оперативной памяти процессора не показана) и содержатнеобходимую информацию для передачиданных: код выполняемой команды,начальный адрес данных, счетчик числа передаваемых байтов и специальные признаки, Ряд управляющих словканала составляет канальную программу канала. Первое управляющее слово канала извлекается из оперативной памяти процессора по специальнойинструкции, которая задает адрес одного из каналов 14-16 и номер одногоиз внешних устройств, подключенных к выбранному каналу. Адрес канала, указанный в инструкции, загружается в регистр 3 с шин 47 процессора.Потенциалы работающего канала поступают непосредственно в каналы 14-16 и блок 1 через шины 48. После установки в регистр 3 адреса канала процессор извлекает из оперативной памяти первое управляющее слово канала и загружает его в регистр 20 (25) через второй вход 32, блок 1, шины 43. Загрузка управляющего слова канала производится .в тот канал 14-16, адрес которого установлен на шинах 48. При необходимости анализа регистров каналов 14-16 содержимое этих регистров может передаваться в процессор через шины 46,элементы 2 И-ЗИЛИ 18, гыход 34. Послезагрузки управляющего слова канала канал 14 - 16 подключает внешнее устройство с помощью шин 38 - 40 и запускает операцию ввода-вывода. Послении ожидания. Это означает, что триггеры регистра 3 сброшены и элемент И 4 формирует сигнал ожидания, который совместно с уп 1 авляющим сигналом с шин 33 устанавливает в единичное состояние триггеры 11 и 12.Сигнал с единичного выхода триггера11 поступает в блок 6 на вторые входы элементов 52-57 (фиг,2), для ин 55 запуска операции ввода-вывода устройство освобождает процессор для выполнения последующих инструкций и продолжает эту операцию, используя информацию, расположенную на регистрах канала, при помощи следующихмикропрограмм: обслуживание передачиданных, обслуживание выборки управляющего слова, обслуживание прерывания по вводу-выводу, При необходимости вызвать соответствующую микропрограмму канал устанавливает соответствующий запрос, который через группу шин 42 поступает в регистр 5, выходы которого поступают в дешифратор 2. Дешифратор 2 формирует сигнал запроса, поступающий впроцессор через выход 36 и в регистрадреса канала, запрос которого будетобслуживаться, Получив сигнал запроса, процессорприостанавливает работу по обслуживанию инструкций процессора, вызывается соответствующая микропрограмма обслуживания запроса канала. Вслучае обслуживания передачи данныхселекторного канала при выполненииоперации считывание данные поступаютиз буфера 27 в процессор через шины 46, элементы 2 ПЛИ 19 и выход 35, В случае выполнения операции Ьаписиданные, поступающие из процессора через выход 31 и шины 44, заносятсяв буфер 27, далее через регистр 30они поступают во внешнее устроиство.В процессе выполнения операции ввода в выво в канале производится контроль блоком 6 всех этапов выполнения операции ввода-вывода.При этом контролируется поток управляющих и информационных трактов, работа интерфейса ввода в выво, При обнаружении сбоя (отказа) в работе каналавыполнение операции ввода-вывода прекращается и производится прерывание по вводу в выво.Контроль работы блока 6 осуществляется в тот момент времени, когда устройство не обслуживает запросовот каналов, т,е. находится в состоя 1020253040 Бв ед ение отличительных признак ов устройства, позволяющее осуществить контроль блока 6, увеличивает достоверность контроля передачи инвертирования контрольных разрядовинформации, поступающей по шинам34, 35, 43-46 на первые входы указанных элементов, Таким образом,выходы элементов 58-63 формируютошибку по четности, Условия, при которых проверяется четность информа -ции, также создаются сигналом с единичного выхода триггера 1, и черезэлементы 64-69 устанавливают триггеры контроля 73-78, Триггеры 79,80,контролирующие работу аппаратуры канала и интерфейса, также устанавливаются через элементы 70, 71 сигналомс единичного выхода триггера 1,После установки в единичное состояниетриггеров 73-80 их единичные выходыпоступают для анализа на элемент 7.Если какой-либо из триггеров неустановился, то по выходу элемента7 и при наличии состояния ожидания(выход элемента 4 в единичном состоянии) через элемент 10 устанавливается триггер 13. Сигнал с единичного выхода триггера 13 поступает начетвертый выход 37 и указывает наневерную работу схем контроля. Есливсе триггеры 73-80 установились,тотриггер 11 сбрасывается по управляющему сигналу с шин 33, и выход элемента 9 вырабатывает сигнал, которыйпоступает в блок 6 на второй входэлемента 72, выход которого сбрасывает триггеры 73-80. После сбросав нулевое состояние триггеров 73-80пх нулевые выходы поступают для анализа на элемент 8. Если какой-либо изтриггеров не сбросился, то по выходу элемента 8 и при наличии состояния ожидания через элемент 1 О устанавливается триггер 13, указывая наневерную работу схем контроля. Есливсе триггеры 73-80 сбросились, тотриггер 12 сбрасывается по управляющему сигналу.с шин 33. Далее,вновь производится анализ состоянияустройства по выходу элемента 4.Если устройство остается в состоянии ожидания, то описанный цикл проверки работы блока 6 повторяется.Если в момент цикла проверки состояние ожидания сбрасывается, то циклпроверки заканчивается, но триггер3 не устанавливается.10 905811 40 9формации, за счет чего достигаетсяповышение надежности устройства. Формула изобретения Устройство для ввода и вывода информации, содержащее блок контроля, первый вход которого подключен к первому выходу блока сопряжения и 10 к первым входам первого и второго селекторных каналов, второй вход блока контроля - к второму выходу блока сопряжения, к первому входу мультиплексного канала и к вторым 15 входам первого и второго селекторных каналов, третий и четвертый входы блока контроля - к третьему и четвертому выходам блока сопряжения,пятый вход подключен к первым выхо дам мультиплексного и селекторных каналов, к первому входу блока сопряжения, шестой вход блока контроля подключен к вторьи выходам селектор - ных каналов и к второму входу блока 25 сопряжения, седьмой вход подключен к второму выходу мультиплексного ка -нала и к третьим выходам селекторных каналов, третий и четвертый входы блока сопряжения соответственно подключены к первому и второму входам устройства, пятый и шестой выходы подключены соответственно к первому и второму выходам устройства, третий вход которого подсоединен к35 первьи входам первого и второго регистров,к восьмому входу блока контроля, к нулевому входу первого триггера, к второму входу мультиплексного и к третьим входам селекторных каналов, третий выход - к первому выходу дешифратора, четвертый выход - к выходу первого триггера, второй выход дешифратора ь соединен с вторым входом первого регистра, первый выход которого подключен к первому входу дешифратора и к пятому входу блока сопряжения, седьмой выход которого соединен с , третьим входом мультинлексного ка 50нала и с четвертыми входами селекторных каналов, четвертые выходы которых соединены с третьим выходом мультиплексного канала и с вторьии входами второго регистра, пятые выходы селекторных каналов - соответственно с пятым и шестым выходамиустройства шестые выходы - с шестым и седьмым выходами устройствасоответственно, пятые входы селекторных каналов соответственно - счетвертым и пятым входами устройства,шестые входы соответственно - с шестым и седьмым входами устройства,четвертый и пятый входы мультиплексного канала подключены соответственно к восьмому и девятому входамустройства, а четвертый и гятыйвыходы - к седьмому и восьмому выходам устройства соответственно, выходвторого регистра соединен с вторымвходом дешифратора, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, в неговведены первый и второй элементы И,первый и второй элементы И-НЕ, элемент ЗИЛ 11, второй и третий триггеры, выход второго триггера соединен с девятым входом блока контроля,группа выходов которого подключенак группам входов первого и второгоэлементов И-НЕ, второй выход первогорегистра соединен с входами первогоэлемента И, выход которого подключенк входам второго и третьего триггераи к первым входам элемента ЗИЛИ,вторые входы которого соединеныс третьим входом устройства и с единичными и нулевыми входами второго,и третьего триггеров, третьи входыэлемента ЗИИЛИ соединены с выходами соответствующих элементов И-НЕ,выход соединен с единичным входомпервого триггера, выход первого элемента И-НЕ подключен к первому входувторого элемента И, второй вход которого соединен с третьим входомустройства, третий вход второго элемента И соединен с выходом второготриггера, а выход второго элемента Исоединен с десятым входом блокаконтроля.Источники информации,принятые во внимание при экспертизе1. Патент С 1 Ы Р 3453600,кл. Г Об Е 304, 1975.2. Еачков Б.П. и др. Электронная вычислительная машина ЕС.М., "Статистика", 1979, с. 35 - 75.Кастелевич Корректор И. Демчик ста ехред актор Л. Повха аказ 365/6 и/5 аб.,ая илиал ППП "Патент", г. Ужгород, ул. Проектная Тираж 731 БН 161 ПЕ Государственного к по делам изобретений и 3035, Москва, :-35, Раушс