Микропроцессорная система с контролем

,1242976 6 Р 15/00 ПИСАНИЕ ИЗОБРЕТЕНИАВТОРСКОМУ СВИДЕТЕЛЬСТВУ СУДАРСТВЕННЬЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(71) Харьковское научно-производсвенное объединение по системам авматизированного управления(56) Авторское свидетельство СССРУ 813430, кл. С 06 Р 11/00, 1981.Г.Гибсон, Ю-Ч.Лю. Аппаратныеи программные средства микро-ЭВМ,М.: финансы и статистика, 1983.(57) Изобретение относится к цифровойвычислительной технике и может бытьиспользовано при построении микропроцессорных систем с высокой степенью достЬверности функционирования,Целью изобретения является повышениедостоверности функционирования микропроцессорной системы с контролем.Система содержит микропроцессор,блок оперативной памяти, блок памятикоманд, регистр состояния, три буферных регистра, генератор тактовых импульсов, регистр хранения контрольного операнда, дешифратор кода адреса, блок сравнения, счетчик, дешифратор кода номера внутреннего регистра,триггер отказа, триггер контроля,блок индикации, два элемента И и дваэлемента ИЛИ, 3 ил.1 124 Изобретение относится к циФровой вычислительной технике и может быть использовано при построении микропроцессорных систем с высокой степеньюдостоверности функционирования.Целью изобретения является повышение достоверности функционированиямикропроцессорной системы с контролем.На фиг. 1 представлена функциональная схема микропроцессорной системы с контролем; на фиг. 2 - схемарегистра состояния; на фиг, 3 - схема генератора тактовых импульсов,Микропроцессорная система (фиг. 1)содержит микропроцессор 1, блок 2оперативной памяти, блок 3 памятикоманд, регистр 4 состояния, первыйбуферный регистр 5, второй буферныйрегистр 6, третий буферный регистр 7,генератор 8 тактовых импульсов, регистр 9 хранения контрольного операнда, дешифратор 10 кода адреса,блок 11 сравнения, счетчик 12, дешиФратор 13 кода номера внутреннего реистра, триггер 14 отказа, триггер 15контроля, блок 16 индикации, второйэлемент И 17, первый элемент ИЛИ 18,первый элемент И 19, второй элемент ИЛИ 20, шину 21 адреса микропроцессора, выход 22 разрешения записимикропроцессора, выход 23 режима ввода данных микропроцессора, шину 24данных микропроцессора, выход 25 сигнала начала машинного цикла микропроцессора, выход 26 поля считыванияданных из памяти регистра состояния,выход 27 поля режима вывода данныхрегистра состояния, выход 28 поля режима ввода данных регистра состояния,информационный вход 29 микропроцессорной системы, информационный выход 30 микропроцессорной системы.Регистр 4 состояния 1,фиг. 2) содержит регистр 31 хранения слова сос.таяния процессора, дешифратор 32,Генератор 8 тактовых импульсов(фиг. 3) содержит генератор 33 тактовой частоты, счетчик 34, элементИСКЛ 10 ЧАЮЩЕЕ ИЛИ 35, первый 36, второй 37 и третий 38 элементы И соответственно, элемент НЕ 39.Микропроцессор 1 предназначен длявыполнения Функций задаваемых кодомреализуемых командБлок 2 оперативной памяти предназначен для записи и считывания из него данных.Блок 3 памяти команд предназначендля считывания из него кодов команд. 2976 2Регистр 4 состояния предназначендля записи слава состояния процессораи выдачи управляющих сигналов на Функциональные блоки микропроцессорнойсистемы.Первый буферный регистр 5 предназначен для хранения информации, считываемой из блока 2 оперативной памяти и блока 3 памяти команд. Второйбуферный регистр 6 предназначен длявывода. информации, передаваемой микропроцессором, на внешние устройства.Третий буферный регистр 7 предназначен для приема информации, передаваемой из внешнего устройства.Генератор 8 тактовых импульсовпредназначен для Формирования тактовой сетки работы микропроцессорнойсистемы.Регистр 9 хранения контрольногооперанда предназначен для хранениякодов контрольных операндов в течениевремени выполнения тестовой программы,Дешифратор 10 кода адреса предназначен для определения по коду,выставляемого на шине 21 адреса микропроцессора 1, кода адреса первойкоманды тестовой контрольной про 30 грмБлок 11 сравнения предназначенля сравнения требуемого и фактического значений контрольного операнда.Счетчик 12 предназначен для подсчета числа проверенных внутреннихрегистров микропроцессора 1.Дешифратор 13 кода номера внутреннего регистра предназначен для определения номера внутреннего регистр ра микропроцессаора из которого выводится информация,Триггер 14 отказа предназначендля запоминания Факта наличия отказав одном из внутренних регистров мик. ропроцессора 1.1Триггер 15 контроля предназначендля запоминания Факта перехода микропроцессорной системы в режим контроля,.Блок 16 индикации предназначен 50для определения номера неисправноговнутреннего регистра микропроцессораВторой элемент И 17 предназначендля Формирования сигнала приведениясхемы контроля в исходное состояние.Первый элемент ИЛИ 18 предназначендля Формирования сигналов переводасхемы контроля в режим контроля.50 3 1242Первый элемент И 19 предназначендля Формирования сигналов синхронизации триггера 14.Второй элемент ИЛИ 20 предназначен для передачи сигналов счета числа5проверенных внутренних регистровмикропроцессора 1.Выход 22 разрешения записи микропроцессора 1 соответствует выходу Бмикропроцессора марки К 580.Выход 23 режима ввода данных микропроцессора соответствует выходу0 В 1 И микропроцессора К 580,Выход 25 сигнала начала машинногоцикла микропроцессора соответствуетвыходу ЯУСС микропроцессора К 580,Выход 26 поля считывания данныхиз памяти регистра 4 состояния соответствует выходу МЕМК для указанногомикропроцессора.Выход 27 поля режима вывода данных регистра 4 состояния соответствует выходу ОСТРОТ, а выход поля режима ввода данных 28 регистра 4 состояния - выходу 1 ИРБТ для указанногомикропроцессора.Принцип работы предлагаемой системы.В исходном состоянии система выключена. Элементы памяти установленыв нуль (цепи начальной установки30условно на чертежах не показаны).Включение системы осуществляетсяпри подаче питания (цепи включенияпитания на чертежах условно не показаны), при этом включается генера- З 5тор 33 блока 8 (фиг. 3) и с его выходов, соединенных с входами синхвонизации микропроцессора 1 (фиг. 1),йачинают поступать тактовые импульсы,координирующие работу блока 1, котов 40рый работает в порядке, известномдля микропроцессора К 580,В микропроцессорной системе с контролем правильность Функционированиявнутренних узлов микропроцессорапроверяется следующим образом.При переходе микропроцессорнойсистемы в режим контроля на шине 21адреса выставляется код адреса первой команды тестовой контрольнойпрограммы. Из блока 3 памяти командсчитывается код первой команды тестовой контрольной программы. В качестветаковой команды выступает командатипа МОЧ (М, г). При этом в первоммашинном цикле выполнения этой команды в микропроцессор 1 поступает кодоперации (код команды), Во втором 976машинном цикле выполнения командыиз блока 3 памяти команд в микропроцессор 1 поступает первый контрольный операнд. Код этого контрольногооперанда записывается и хранитсяв регистре 9 хранения контрольногооперанда. В дальнейшем, из блока 3памяти команд считываются в микропроцессор 1 коды команд пересылкиинформации между внутренними регистрами микропроцессора 1, Количествотаких команд определяется числомвнутренних регистров микропроцессора 1.После того, как первый контрольный операнд будет записан во всевнутренние регистры микропроцессора 1, последний переходит к выполнению команд записи информации вовнешнюю память, например, командытипа МОЧ (г, М). При выполнении этого типа команд на шине 24 данных мик ропроцессорной системы будет выставляться код контрольного операнда. При выполнении первой команды МОЧ(г, М;) на шине 24 будет выставлен код контрольного операнда, записанный в первом внутреннем регистре мик. ропроцессора 1. При выполнении второй команды МОЧ (г М ) - код,1записанный во втором внутреннем регистре микропроцессора и т.д. Появление кода контрольного операнда на ши-не 24 данных сопровождается появлением единичного сигнала на выходе 22 сигнала разрешения записи микропроцессора 1. При этом происходит сравнение контрольного операнда, хранимо. го в регистре 9 и выставляемого на шине 24 данных. Счетчик 12 при выполнении команд этого типа осуществляет счет числа проверенных внутренних регистров микропроцессаора 1. В зависимости от результатов сравнения микропроцессорная система может Функцио. нировать в двух режимах;в случае обнаружения отказа одного из внутренних регистров микропроцессора 1 триггер 14 отказа зафиксирует факт наличия отказа и работа всей микропроцессорной системы будет заблокирована путем блокировки работы генератора 8 импульсов;в случае правильного функционирования внутренних регистров микропроцессора 1 при проверке первым контрольным операндом, микропроцессорная система начинает Функционировать аналогично описанному выше (начинаетсяреализация второго цикла). Отличиезаключается только в коде контрольного операнда. Между контрольнымикодами в первом и во втором циклахконтроля может быть записано следую 5щее соотношение.г, =Р.,Фгде г - значение 1-го разряда103-го (первого) ( -второго)цикла проверкиЭто позволяет определять наличиеконстантных неисправностей обоих типов: "константа 1" (обрыв) и "константа О" (короткое замыкание).В случае успешного проведенияпервого и второго циклов проверки,микропроцессорная система переходитк реализации основной рабочей про"граммы.Микропроцессорная система функционирует следующим образом.В исходном состоянии все элементы памяти схемы контроля находятсяв нулевом состоянии (входы начальнойустановки элементов памяти на чертежах условно не. показаны).При выставлении на шине 21 адресакода адреса первой команды тестовойконтрольной программы в первом циклевыполнения команды, На шине 24 данныхвыставляется код слова состоянияпроцессора и из блока 3 памятипрограмм считывается код первого байта команды МОЧ (М, г ) (кода опера 35ции). На выходе 26 регистра 4 состояния появляется единичный сигнал,который поступает на вход записи первого буферного регистра 5 и разрешает40запись по информационному входу кодаоперации. Код операции с его выходапо сигналу с выхода 23 микропроцессора 1 поступает на шину 24 данныхмикропроцессорной системы.45Во втором цикле выполнения первойкоманды на шине 21 адреса выставляется код адреса второго байта команцыМОЧ (М, т,), а по шине 24 данных кодслова состояния процессора,записывается в регистр 4 состояния. На выхо 50де 2 б регистра 4 появляется единичныйСигнал, который поступает на вход записи первого буферного регистра 5и разрешает запись в него второгобайта первой команды тестовой контрольной программы (код первого конт.Рольного операнда)., Код первого контрольного операнда с выхода блока 3 памяти программы поступает на информационный вход первого буферного регистра 5 и на информационный вход регистра 9 и по сигналу с выхода 23 микропроцессора 1 поступит на шину 24 данных, После выставления на шине 21 адреса кода второго байта первой команды тестовой контрольной программы и после выдачи единичного сигнала с выхода 26 регистра 4 на вход синхронизации дешифратора 10, на соответствующем его выходе будет сформирован единичный сигнал. В результате этого единичный. сигнал поступит на вход выбора третьего буферного регистра 7 и выберет его. В течение всего времени длительности второго машинного цикла выполнения команды на выходе первого элемента ИЛИ 18 будет присутствовать единичный сигнал, который переведет триггер 15 в единичное состояниеПосле выполнения этого машинного цикла команды единичный сигнал на выходе, первого элемента ИЛИ 18 исчезнет и по заднему фронту э 1 ого сигнала код первого контрольного операнда будет записан в регистр 9, а в счетчике 12 будет сформирован код единицы, В дальнейшем, но мере выставления. на шине 21 адреса кодов остальных команд тестовой контрольной программы, микропроцессор 1, последовательно выдавая управляющие сигналы на выходе 23 и при наличии единичного сигнала на выходе 26 регистра 4, выполнит все команды пересылки информации во внутренние регистры. После того, как во все внутренние регистры .микропроцессора 1 будет записан первшй контрольный операнд,.начинается его последовательный вывод для записи во внешнюю память и для сравнения. В качестве таких команд выступают команды МОЧ (г 1, М), Первый машинный цикл выполнения такого типа команд сопровождается выставлением на шине 24 данных соответствующего слова состояния процессора и .последующей выдачей на выходе 23 сигнала перевода шины 24 данных в режим приема с целью записи в микропроцессор 1 кода операции Во втором машинном цикле на шине 24 данных выставляется код первого контрольного операнда, При этом на выходе 22 сигнала разрешения записи микропроцессора 1 появляется единичный сигнал, которыйО поступает на первый вход открытого элемента И 19 и на счетный вход счет чика 12. Код второго контрольного операнда по шине 24,данных поступает на первый вход блока 11 для сравнения с контрольным кодом, записанным в ре. гистре 9. По заднему. фронту единичного импульса на входе синхронизации триггера 14 отказа при правильном функционировании первого внутреннего ре"истра и при проверке первым контрольным кодом, триггер 14 не изменит своего внутреннего состояния и работа микропроцессорной системы будет продолжена. Аналогично будет схема контроля функционировать при выводе информации (первого контрольного кода) для сравнения. При этом, после того, как будет считана информация с и-го внутреннего регистра, содержимое счетчика 12 будет соответствовать коду (и+1). В блоке 16 индикации при этом фиксируется соответствующий номер проверяемого внутреннего ъ 5 регистра. В случае существования отказа в одном из проверяемых внутренних регистров триггер 14 перейдет в единичное состояние и сигналом со своего единичного выхода блокируетЗО работу генератора 8 тактовых импульсов, В случае правильного Функционирования всех внутренних регистров микропроцессора 1 микропроцессорная система переходит к реализации очередного цикла проверки, Отличие меж ду первым и вторым циклом проверки заключается в различии первых команд циклов. Код контрольного операнда второго цикла отличается от контрольного операнда первого цикла. В тех40 разрядах второго контрольного операнда, в которых были записаны "1" в первом контрольном операнде, записывается "О" и наоборот. Это позволяет проверить правильность Функционирования45 внутренних регистров микропроцессора 1 на наличие в них отказов типа "Короткое замыкание" и"Обрыв". При отсутствии отказов указанных типов во внутренних регистрах микропроцессора 1 работа микропроцессорной системы осуществляется следующим образом. После проверки правильности Функционирования последнего внутреннего регистра микропроцессора 1 открывается второй элемент И 17. Микропроцессорная система переходит к выполнению очередной команды рабочей программы. В первом машинном цикле выполнения этой команды, на выходе второго элемента И 17 появляется единичный сигнал, который поступает на вход сброса счетчика 12 и К-вход триггера 15, При этом схема контроля микропроцессорной системы переходит в исходное (нулевое) состояние. При обнаружении отказа во втором цикле проверки, работа микропроцессорной системы будет также запрещена блокировкой функционирования генератора 8 тактовых импульсов.Формула изобретенияМикропроцессорная система с контролем, содержащая микропроцессор,блок оперативной памяти, блок памятикоманд, регистр состояния, первый,второй и третий буферные регистры игенератор тактовых импульсов, причемшина адреса микропроцессора соединенас адресным входом блока памяти команди адресным входом блока оперативнойпамяти, шина данных микропроцессорасоединена.с информационным входомвторого буферного регистра, с информационным входом регистра состоянияи информационным входом блока оперативной памяти, выход блока памятикоманд и выход блока оперативной памяти соединены с информационным входом первого буферного регистра,выход которого соединен с шиной данных микропроцессора, выход разрешейия записи микропроцессорасоединен с входом синхронизации второго буферного регистра и входом записи блока оперативной памяти, выходвторого буферного регистра являетсяинформационным выходом микропроцессорной системы с контролем, выход режима ввода данных микропроцессора .соединен с входами синхронизации первого и третьего буферных регистров,выход третьего буферного регистрасоединен.с шиной данных микропроцессора, выход сигнала начала машинногоцикла микропроцессорасоединен с разрешающим входом регистра состояния,выход, поля считывания данных из памяти которого соединен с входом записи первого буферного регистра, выходполя режима вывода данных регистрасостояния соединен с входами считывания второго буферного регистра и блока оперативной памяти, выход поля ре 12 ч 97 бжима ввода данных регистра состояния соединен с входом записи третьего буферного регистра, информационный вход микропроцессорной системы е конт 45 ролем соединен с информационным входом третьего буферного региетра, первый и второй выходы генератора тактовых импульсов соединены соответственно с первым и вторым входами . 1 О ,синхронизации микропроцессора, а, третий выход - с входом синхронизации регистра состояния, о т л и ч а ющ а я с я тем, что, с целью повыше ния достоверности функционирования, система содержит регистр хранения контрольного операнда, дешифратор кода адреса, блок сравнения, счетчик, дешифратор кода номера внутреннего регистра триггер отказа, триггер контроля, блок индикации, два элемента И и два элемента ИЛИ, причем шина адреса микропроцессора соединена с информационным входом дешифратора кода адреса, выход поля считывания р; данных из памяти регистра состояния соединен с входом синхронизации деши фратора кода адреса, выход которого соединен с входами первого элемента ИЛИ, с входами выбора второго и третьего буферных регистров, выход первого элемента ИЛИ соединен с входом синхронизации регистра хранения контрольного операнда, Б-входом триггера контроля и первым входом второго элемента ИЛИ, выход которого соединен со счетным входом счетчика, выход разрешения записи микропроцессора соединен с вторым входом второго элемента ИЛИ и первым входом первого элемента И, выход которого соединен с входом синхронизации триггера отказа, информационный выход счетчика соединен с входом дешифратора кода номера внутреннего регистра, информационный выход которого соединен с входом блока индикации и первыми - (и) входами второго элемента И, выход сигнала начала машинного цикла микропроцессора соединен с и-м входом второго элемента И, выход которого соединен с входом сброса счетчика и с К-входом триггера контроля, шина данных микропроцессора соединена с первым входом блока сравнения, выход блока оперативной памяти соединен с информационным входом регистра хранения контрольного операнда, выход которого соединен с вторым входом блока сравнения, выход триггера контроля соединен с вторым входом первого элемента И, выход " Не равно " блока сравнения с 3 - входом триггера отказа , вы.ход которого соединен с входом блокировки генератора тактовых импульсов./49 Тираж 671 ПодВНИИПИ Государственного комитета СССРпо делам иэобретений и открытий113035, Москва, Ж, Раушская наб д. Закаэ 3707 н водственно-полиграфическое предприятие, г.ужгород, ул.Проектна П