Делитель-счетчик многофазного кода (его варианты)

(57)Изобретение относится к цифровой и преобразовательной технике иможет быть использовано в электроприводах постоянного и переменноготока с цифровым управлением. Цельизобретения - повышение достоверности функционирования. Устройствосодержит ш БЯ-триггеров, от 1-1 до1-ш, блок 2 элементов И-НЕ, узел 3исправления ошибок и узел 4 обнаружения ошибок многофазного кода,тактовые входы 5 и 6. В описанииприведены структурные схемы и описаны два варианта выполнения, блок2 элементов И-НЕ, при четном числеразрядов (ш = 4) и при нечетном числе разрядов (ш = 3). Приведен пример выполнения узла 3 исправления иузла 4 обнаружения ошибок многофазного кода для случая ш = 5. 2 с и1 з,п. ф-лы, 4 ил., 1 табл,ГОСУДАРСТВЕНКЫИ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЦ(21 ) 3529220/24-21 (22) 29.12.82 (46) 30.04.86. Бюл. Ф 16 (72)В.И.Кочергин и С.В.Кульбицкий (53 ) 621.374.32 (088.8 ) (56 ) Пятлин А,Л., Овсищер П,И Лазер И,М. и др. Проектирование микроэлектронных устройств. М.: Советское радио, 1977, 272 с.Авторское свидетельство СССР Ф 139715, кл, Н 03 К 23/02, 1961.Нипц БЛ., КоЬ 1 В.В, Басаеве соцп 1 ег, РаЬ епС СВ У041104, 25, 1 964Авторское свидетельство СССР 11 351326 кл, Н 03 К 23/02, 1971.Н 1 Ьегя . Ме Есс 1 ея. 1 огйапБсЬа 1 Сппд шЬ ТгапяяЬогеп Еиг яеЬг. ясЬе 11 е 2 аЫег, - Те 1 еХцпсКепе 11 ппд 19607 д 33, Н 128.Вгес 1, "Тбеа 11 у ГасС" йесппа 1 соцп 1 егя ЫЬ Ья 1,аЬ 1 ея. - 1 ЕЕЕ, Тгапяас 11 опя оп Е 1 ес 1 гопс сошриСегя 1965, ч. 14, У. 5.опяоп СоипСегя ечеп-апй адйсус 1 е 1 епд 1 Ь. - Е 1 есСгоп 1 с Епд 1 пеег, 1971, У 9.и, д,11 4 Н 03 К 23/42, 21 Авторское свидетельство СССР1 834935, кл. Н 03 К 23/02, 1971 12Изобретение относится к цифровойи преобразовательной технике ипредназначается в основном для использования в электроприводах постоянного и переменного токов с цифровым управлением.Варианты изобретения объединеныединым замыслом, состоящим в обна 3ружении ошибки функционирования накаждом такте работы, и характеризуют особенности выполнения устройства при нечетном и четном числах разрядов,Цель изобретения - повышение достоверности функционирования,На фиг. 1 показана структурнаясхема делителя-счетчика многофазного кода; на фиг. 2 - пример выполнения блока элементов И-НЕ при нечетном числе разрядов (и=3); нафиг. 3 - пример выполнения блокаэлементов И-НЕ при четном числеразрядов (и=4); на фиг, 4 - примервыполнения узла исправления ошибоки узла обнаружения ошибок многофазного кода для случая и=5,Делитель-счетчик многофазного кода содержит и ББ-триггеров, от 1-1до 1-и, блок 2 элементов И-НЕ,узел 3 исправления ошибок многофазного кода и узел 4 обнаружения ошибок многофазного кода. Шины управления блока элементов И-НЕ являютсятактовыми входами 5 и 6 делителясчетчика многофазного кода.В устройстве по первому вариантублок 2 элементов И-НЕ содержит 2 идвухвходовых элементов И-НЕ от 7-1до 7-2 п, и узел 3 исправления ошибок многофазного кода, содержащийи групп двухвходовых элементов И(8-1)-(8-2 и +1), по два в каждойгруппе, кроме первой, которая содержит три элемента И и ш элементов ИЛИ(9-1)-(9 и), выходы элементов И -й,группы (1=1,2,3, и) соединеныс входами -го элемента ИЛИ, прямыеи инверсные выходы элементов ИЛИ9-1 соединены с выходными шинамиузла исправления ошибок многофазногокода, в блоке элементов И-НЕ прии=2 К+1 (К=1,2, ,) элементы И-НЕобъединены в две группы поэлементов в каждой, первые входы элементов И-НЕ первой и второй группысоединены с первой и второй шинами управления соответственно, выход(,1 =1,2, и) соединен с первым Я-входом ) +1-го ВЯ-триггера, выход и-го элемента И-НЕ этой группы соединен с первым 1 -входом первого 88 -триггера 1-1, выход-го элемента И-НЕ второй группы соединен с первым В Входом,1+1-ГО ВЯ- триггера 1-,1+1, выход и-го элемен та И-НЕ этой группы соединен с первым Я-входом первого БЯ-триггера 1-1, В узле 4 обнаружения ошибок многофазного кода 2 входных шин соединены с прямыми и инверсными выходами узла 3 исправления ошибок многофазного кода, прямой и инверсный выходы 1- фазы делителя-счетчика многофазного кода соединены с вторыми соответственно Б- и Б-входами 1-го БЯ-триггера 1- и вторыми вхоцами .-х элементов И-НЕ первой и второй групп блока 2 элементов ИНЕ, выходная шина узла 4 обнаружения ошибок соединена с третьими Б- вхоцами ВЯ-триггера 1-, в узле 3 исправления ошибок входы элементов И первой группы соединены соответственно с прямым выходом первого и инверсным выходом и-го, прямыми выходами первого 1-1 и второго 1-2, прямым выходом второго 1-2 и инверсным выходом и-го БЯ-триггеров, 1 - и, входы первого и второго элементов И каждой +1-й группы, кроме последней соединены соответственно с выходами 1+1-го и 1+2-го, и -го и +2-го 1-+2 ВЯ-триггеров, а входы первого и второго элементов И последней группы соединены с прямым выходом и-го 1-и и инверсным выходом первого 1-1, прямым выходом и-го 1-ии инверсным выходом первого 1-1 ВЯ-триггеров, прямой и инверсный выходы 1-го элемента ИЛИ 9-1 являются соответствующими выходными шинами 10-1 1-й фазы делителя-счетчика многофазного делителя- счетчика.В делителе-счетчике по второму ва. риакту блок 2 элементов И-НЕ содержит 2 и двухвходовых элементов И-НЕ От 7-1 до 7-и, узел 3 исправления ошибок многофазного кода, содержащий и групп двухвходовых элементов И (8-1)-(8-2 и+1), по два в каждой группе, кроме первой, которая содержит три элемента И (8-1)-(8-3), и и элементов ИЛИ (9-)-(9 - и), выходы элементов И -й группы соединены с28269 гнанопятифазда "О"ами в1111 и ограниами Аргументы а. М 5 г ементо следне уппы сое мым выдом пер 1-гопервого ены соответств но с пря ным выхо ходом ь-го вого 1 - 1., и 1-ши инв 1-ш ВБ-триг ный выходы соединены с.-х э ходо тодика обнаружен шибок многофазно ована на распозн сти этих двух мн множестве однот сного к ним сиги и ис вле бло хо ом Ме ния о 3 оснод верспрямои иементов ИЛ превании 9О в ,вн появлгналода ондва жеств:пных си одными шинами и етчика много" тел 5 инв ко но о отстоит сигнала стопроце края множества на 4 обнаружени кода содержи шибок мно Уз емент азно входами -го элемента ИЛИ 9-1, прямые и инверсные выходы элементов ИЛИ (9-1)-(9-ш) соединены с выходными шинами узла исправления ошибок многофазного кода, в блоке 2 элементов И НЕ при шК первые входы ш-х четных и ш-х нечетных элементов И-НЕ соединены с первой и второй шинами управления соответственно, выход 1.-го элемента И-НЕ соединен с первым 0 Я-входом )+1-го ВБ-триггера 1-+1, выход тп-го элемента И-НЕ соединен с первым В -входом первого ВЯ-триггера 1-1, выход ш+,1-го элемента ИНЕ соединен с первым В-входом +1-го 15 КЯ-триггера 1-)+1, выход 2 ш-го элемента И-НЕ соединен с первым Я-входом первого ВЯ-триггера 1-1. В узле 4 обнаружения ошибок многофазного ко-. да 2 ш входных шин соединены с прямыми и инверсными выходами узла 3 обнаружения ошибок многофазного кода, прямой и инверсный выходы-й фазы делителя-счетчика многофазного кода25 соединены соответственно с вторыми В- и Я-входами х-го ВЯ-триггера 1- и первыми входами -го 7- и тп+-го 7-ш+ элементов И-НЕ соответственно, выходная шина узла 4 обнаружения ошибок многофазного кода соединена с третьими В-входами ВБ-триггеров 1-1, в узле 3 исправления ошибок многофазного кода входы элемептов И 8-1, 8-2 и 8-3 первой группы соединены с прямым вы ходом первого 1-1 и инверсным выходом п -го 1-и, прямыми выходами перво 1"о 1-1 и второго 1-2, прямым выходом второго 1-2 и инверсным выходом ш-го 1-т ВБ-триггеров соот 40 ветственно, входы первого и второго элементов И каждой+1-й группы, кроме последней, соединены +1 и +2,и +2-х ВЯ-триггеров соответственно, а входы первого и второ И от 11 -до-, имеющий , -входов каждый, выходы которых соединены с входами п -входового элемента ИЛИ 12, выход которого соединен с выходной шиной узла обнаружения ошибок многофазного кода.Предлагаемый делитель-счетчик многофазного кода работает следующим образом,Перед рассмотрением работы всего устройства остановимся первоначально на работе блоков исправления и обнаружения ошибок, которая основана на распознавании непрерывности множеств сигналов О и 1 многофазного кода. Рассматривая замкнутый ряд сигналов многофазного кода нетрудно увидеть, что здесь содер жится только два непрерывных и не изменных по длине множествалов: множество сигналов О и мжество сигналов 1, Например,ный код для цифры обычного копредставляется этими множестследующем виде: О О О О О 1а для цифры "1" - в виде1 О О О О О 1 1 1 1 При записи многофазного кода чиваются только первыми п си из этого ряда (таблица). более воспринимается какная ошибка. Например, при5 1228269 эквивалентной цифре 1 появление сигнала а=1 должновосприниматься, как оиибкаО ОО О1 ОВ таблице поясняется работа по исправлению, например, одиночных ошибок многофазного кода, и показано значение исправленного сигнала. фазы й в зависимости от сигналов соседНИХ фаэ ОД;,б,, КОТОРЫЕ ЯВЛЯ- ются аргументами логической функции.В соответствии с методикой при нулевых сигналах фаз ц,Б -триггеров а, =О, а =0 независимо от значения сигнала фазы на выходной шине б 1. сигнал на выходе делителясчетчика для этой фазы должен быть нулевым ( д = О, первая строка таблицы). Аналогично при наличии сигналов фаз а , = 1, а. , = 1 независимо от значения сигнала а сигнал на выходе делителя-счетчика должен быть равен единице, а, =1 (последняя строка таблицы), Если обозначить множество значений сигналов а;когда сигнал а должен передаваться 25 без изменения через И , то в соответствии с правилами логики получимзначение исправленного сигнала. а Ч а ., ЧМ а . Вместо множества И можно использовать множество30 М,(11,е М,), которое содержит все сочетания сигналов а , , а;, кроме значения первой строки таблицы, К =2 =- а Л, тогдал ные ошибки при расстоянии между ними в два сигнала и более, напримеркк ,. - к - к Г-й - к1 1 1 0 1 1 С 1 1 О О 1 О О 1 ОТогда блок 3 в соответствии срассмотренной методикой исправитвсе оциночные ошибки а - 1, а, -" 1,с 1 - О, д ц - 0 и сигналы на выходО ных шинах фаз й, - 4, будут соответствовать многофазному коду, Этисигналы установят все ВБ-триггеры,воздействуя на их вторые входы, вустойчивые состояния многофазного 5 кода. Все это время на выходе блока4 будет существовать сигнал Л =1,ВЕ-триггеры устанавливаются в-родно из (2 - 2 р) состояний, когдав коде фаз О - б, имеются одиноч ные ошибки при расстоянии междуними в один сигнал, например дляпредельного случая В блоке 3 совершаются состязания": сигналы а, и а стремятся установить сХ 1, а сигналы а, и а, - а в . 0 и т,д Развитие процесса зависит при этом от соотношения времен переключения БЯ-триггеров, Поскольку в это время сигналы фаз Лне соответствуют многофазному коду, то на выходе блока 4 будет сигнал-"О, который устанавливает все 1 В-триггеры в исходное, например нулевое состояние многофазного кода.ВБ-триггеры устанавливаются в одно из (2 - 2 л ) состояний, когда в коде фаз Л - д имеются пачки ошибок, например а па,ьЧд дЧаа35 что соответствует логической структурной схеме блока 3.Рассмотрение работ всего устройства начнем с момента подачи питаю- щ щего напряжения, когда на входы 5 и 6 не поступают тактовые импульсы.При этом возможны четыре случая установки ББ-триггеров делителя-счетчика.ВБ -триггеры устанавливаются в одно из 2 гд состояний, которые полностью соответствуют одиночным цифрам обычного кода. В этом случае блок 3 пропускает сигналы фаз д, - а без каких-либо изменений на вытттходные шины фаз 3- В При этом на выходе блока 4 выдается сигнал Блок 3 не может исправлять этот типошибок и поэтому на выходных шинахс 1 - А оудет эта же комбинация сигналов фаз, а на выходе блока 4 будет 50 сигнал =О, который установит всеЦ Ь -триггеры в исходное состояние.В любом случае при подаче питаниявсе ЙВ -триггеры устанавливаются в положения многофазного кода. При по" 55 очередном поступлении на входные шины 25 импульсов Ы и 3 ВБ-триггерысовершают переключения в установленном порядке для суммирования либо ВБ-триггеры устанавливаются водно из (2 - 2 рб) состояний, когдаВ КОДЕ фаэ Оо - д ИМЕЮТСЯ ОДИНОЧО 1 0 1 О 1 0 1 О 1 О 1 С 1 01 О О 1 1 О О О О О О О О.вычитания этих импульсов, При этомвсевозможные помехи, которые могут,например, поступая по цепям питания,переключать Ю-триггеры делителясчетчика, подавляются блоком 3 и не 5позволяют помехам переключить ВБтриггеры в нерабочие состояния. Формула изобретения10 30 55 1, Делитель-счетчик многофазного кода, содержащий ш ВБ-триггеров, блок элементов И-НЕ, содержащий 21.п двухвходовых элементов И-НЕ, узел исправления ошибок многофазного кода, 15 содержащий гп групп двухвходовых элементов И, по два в каждой группе, кроме первой, которая содержит три элемента И и м элементов ИЛИ, выходы элементов И -й группы ( - 1,2,3, ш) соединены с входами -го элемента ИЛИ, прямые и инверсные выходы элементов ИЛИ соединены с выходными шинами узла исправления ошибок многофазных кодов, в блоке элементов И-НЕ при т=2 К+1 (К=1,2,) элементы И-НЕ объединены в две группы по г элементов в каждой, первые входы элементов И-НЕ первой и второй группы соединены соответственно с первой и второй шинами управления, выход-го элемента И-НЕ первой группы ( = 1,2, ш) соединен с первым Б -входом 1 +1-го 85 -триггера, выход гт -го элемента И-НЕ этой группы соединен с первым Й -входом первого ВЯ -триггера, выход-го элемента И-НЕ второй группы соединен с первым 6 -входом+1-го ВЯ-триггера, выход гп -го элемента И-НЕ этой 40 группы соединен с первым Б -входом первого ЙБ -триггера, о т л и ч а ющ и й с я тем, что, с целью повышения достоверности функционирования в делитель-счетчик многофазного кода 45 введен узел обнаружения ошибок многоФазного кода, 2" входных шин которого соединены с прямыми и инверсными выходами узла исправления ошибок многофазного кода, прямой и инверсный выходы-й фазы делителя-счетчика многофазного кода соединены с вторыми соответственно В- и Б-входами 1 -го 8 Б -триггера и вторыми входами-х элементов И-НЕ первой и второй групп блока элементов И-НЕ, выходная шина узла обнаружения ошибок соединена с третьими й -входами ЙБ -триггеров, в узле исправленияошибок входы элементов И первойгруппы соединены соответственно спрямым выходом первого и инверсным выходом ш-го, прямыми выходами первого и второго, прямым выходом второго и инверсным выходом ш-го КБ-триггеров, входы первого и второго элементов И каждой +1-й группы, кроме последней, соединены соответственно с выходами+1-го и+2-го, и- го и 1 +2-го ЙБ -триггеров, а входы с прямым выходом гп -го и инверсным выходом первого, прямым выходомго-го и инверсным выходом первого ВЯ-триггеров, прямой и инверсный выходы-го элемента ИЛИ являютсясоответствующими выходными шинами-й фазы делителя-счетчика многофазного делителя-счетчика.2, Делитель-счетчик многофазного кода, содержащий ш ВБ-триггеров, блок элементов И-НЕ, содержащий 2 пдвухвходовых элементов И-НЕ, и узел исправления ошибок многофазного кода, содержащий В групп двухвходовых элементов И, по два в каждой группе, кроме первой, которая содержит три элемента И, и т элементов ИЛИ, выходы элементов И-й группы соединены с входами-го элемента ИЛИ, прямые и инверсные выходы элементов ИЛИ соединены с выходными шинами узла исправления ошибок многофазного кода, в блоке элементов И-НЕ при т =2 К первые входы ь-х четных и 1-и-х нечетных элементов И-НЕ соединены соответственно с первой и второй шинами управления, выход-го элемента И-НЕ соединен с первым Б -входом+1-го 8 Б -триггера, выход гт -го элемента И-НЕ соединен с первым к -входом первого ЙБ-триггера, выход ш+,1-го элемента И-НЕ соединен с первым 8 -входом+1 - го 1 Б-триггера, выход 2 т -го элемента И-НЕ соединен с первым Б-входом первого 85 -триггера, о тл и ч а ю щ и й с я тем, что, с целью повышения достоверности функционирования, в делитель-Счетчик многофазного кода введен узел обнаружения ошибок многофазного кода, 2 ъ входных шин которого соединены с прямыми и инверсными выходами узла обнаружения ошибок многофазного кода, прямой и инверсный выходы -й фазы делителя-счетчика многофаз 122826920 ного кода соединены соответственнос вторыми В- и Б-входами -го ВБтриггера и первыми входами соответственно -го и ш+-го элементовИ-НЕ, выходная шина узла обнаружения ошибок многофазного кода соединена с третьими К -входами КБ-триггеров, в узле исправления ошибок многофазного кода входы элементов И первой группы соединены соответственнос прямым выходом первого и инверсным т -го, прямыми выходами первогои второго, прямым выходом второго иинверсным п-го ВБ-триггеров, входыпервого и второго элементов И каждой +1-й группы, кроме последней,соединены соответственно +1 и+2,и +2-х ВБ-триггеров, авходы первого и второго элементовИ последней группы соединены соответственно с прямым выходом ш-го и инверсным выходом первого, прямымвыходом ш-го и инверсным выходомпервого ВБ-триггеров, прямой и инверсный выходы -х элементов ИЛИсоединены с выходными шинами -йфазы делителя-счетчика многофазногокода. 3, Делитель-счетчик по пп.1 и 2, о т л и ч а ю щ и й с я тем, что узел обнаружения ошибок многофазного кода содержит ш элементов И, имеющий швходов каждый, выходы которых соединены с входами ш-входового элемента ИЛИ, выход которого соединен с выходной шиной узла обнаружения ошибок многофазного кода, входы -го элемента И соединены соответственно с 25. -1,2, 21 +121 + + ш-и выходами узла исправления ошибок многофазного кода.12282 б 9 г Составитель О. Техред И.Верес кворцо едактор Т. Митей орректор Т.Кол Заказ 2297/ 8 Подпис тета СССР ытиия наб., д. 4 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,Тир ВНИИПИ Государственн по делам изобретен 113035, Москва, Ж