Вычислительное устройство

(19) И) КОМИТЕТ СССР РЕТЕНИЙ И ОТКРЫТИЙГОСУДАРСТВЕННЫ ПО ДЕЛАМ ИЗОБ САНИЕ ИЗОБРЕТСКОМУ СВИДЕТЕЛЬСТВУ 48 рукторское бюоростроенияАЗССР стовые"Энерво СССР ко д ком х управретьимтва,ч мых заседьмой олевогосоедицифрово сток(71) Специальное коро геофизического иИнститута геологии(56) 1. Смолов В.Б.вычислительные устргия", 1971, с. 4-6,2. Авторское свпо заявке У 3494438кл. С 06 С 7 12 19 и др. Моойства, Лрис. В идетельств(54)(57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО,содержащее первый и второй элементыс управляемой проводимостью, выполненные на полевых транзисторах, первое цифровое управляемое сопротивление, первый вывод которого соединенс первым выводом первого ключа, второе цифровое управляемое сопротивление, выводы которого подключены кистокам соответственно первого и второго полевых транзисторов, затворыкоторых являются соответственно первым и вторым входами устройства, первый масштабный резистор, первый вы-,вод которого соединен с вторым выводом первого цифрового управляемогосопротивления и с первым выводом источника питания, второй масштабныйрезистор, первый вывод которого подключен к первому выводу третьего цифрового управляемого сопротивления,.к истоку первого полевого транзистора и к первому входу нуль-органа,второй вход которого соединен с вторым выводом первого ключа, второй вывод второго масштабного резистора через второй ключ подключен к перво- . му выводу четвертого цифрового управляемого сопротивления, к истоку второго полевого транзистора и второму выводу источника питания, первый вывод первого масштабного резистора через третий ключ соединен с вторым выводом третьего цифрового управляемого сопротивления, второй вывод четвертого цифрового управляемого сопротивления через четвертый ключ подключен к второму входу нуль-органа, второй вывод первого масштабного резистора через пятый ключ соединен с вторым входом нуль-органа, выход коФ торого подключен к входу блока управления, выход которого соединен с -управляющиь 1 входом второго цифрового управляемого сопротивления, с первым входом коммутатора кодов и входом дешнфратора, выход которого подключен к входу блока отсчета, выход ммутатора кодов соединен с управляющим входом первого цифрового управляемого сопротивлений, второй вхо мутатора кодов, управлякнцие входы третьего и четвертого цифровы ляемых сопротивлений являются соответственно первым, вторым и т установочными входами устройс о т л и ч а ю щ е е с я . тем, целью расширения класса решае дач, в него введены шестой и ключи, причем сток первого п транзистора через. шестой ключ нен с вторым выводом первого го управляемого сопротивления второго полевого транзистора седьмой ключ подключен к втор. Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговыхвычислительных машинах.Известно- вычислительное устройство, содержащее четыре цифровых управляемых сопротивления, включенные по мостовой схеме, усилитель разбаланса, преобразователь аналог - код И .Однако устройство решает сравни тельно малый класс задач. Наиболее близким к изобретению является вычислительное устройство;содержащее первый и второй элементы с управляемой проводимостью, выполненные на полевых транзисторах, первое цифровое управляемое сопротивление, первый вывод которого соединен с первым выводом первого ключа, вто- щ рое цифровое управляемое сопротивление, выводы которого подключены к истокам соответственно первого и второго полевых транзисторов, затворы которых являются соответственно пер вым и вторым входами устройства, первый масштабный резистор, первый вывод которого соединен с вторым выводом первого цифрового управляемого сопротивления и с первым выводом ис-. З 0 точника питания, второй масштабный резистор, первый вывод которого подключен к первому выводу третьего цифрового управляемого сопротивления, к истоку первого полевого транзисто 35 ра и к первому входу нуль-органа, второй вход которого соединен с вторым выводом первого ключа, второй вывод .второго масштабного резистора через второй ключ подключен к перво" му выводу четвертого цифрового управляемого сопротивления, к истоку второго полевого транзистора и второму выводу источника питания, первый вывод первого масштабного резистора45 через третий ключ соединен с вторым выводом третьего цифрового управляемого сопротивления, второй вывод четвертого цифрового управляемого сопротивления через четвертый ключ подключен .к второму входу нуль-органа, 50 второй вывод первого масштабного резистора через пятый ключ соединен с вторым входом нуль-органа, выход которого подключен к входу блока управления, выход которого соединен с 554управляющим входом второго цифрового управляемого сопротивления, с первым входом коммутатора кодов и входом дешифратора, выход которого подключен к входу блока отсчета, выход коммутатора кодов соединен с управляющим входом первого цифрового управляемого сопротивления, второй вход коммутатора кодов, управляющие входы третьего и четвертого цифровых управляемых сопротивлений являются соответственно первым, вторым и третьим установочными входами устройства, сток первого полевого транзистора соединен с вторым выводом первого цифрового управляемого сопротивления, второй вывод первого ключа соединен со стоком второго полевого транзистора 2 .Недостатком устройства является сравнительно узкий класс решаемых задач.Цель изобретения - расширение класса решаемых задач.Цель достигается тем, что в вычислительное устройство, содержащее первый и второй элементы с управляемой проводимостью, выполненные на полевых транзисторах, первое цифровое управляемое сопротивление, первый вывод которого соединен с первым выводом первого ключа, второе цифровое управляемое сопротивление, выводы которого подключены к истокам соответственно первого и второго полевых транзисторов, затворы которых являются соответственно перВым и вторым входами устройства, первый масштабный резистор, первый вывод которого соединен с вторым выводом первого цифрового управляемого сопротивления и с первым выводом источника питания, второй масштабный резистор, первый вывод которого подключен к первому выводу третьего цифрового управляемого сопротивления, к истоку первого полевого транзистора и к первому входу нуль-органа, второй вход которого соединен с вторым выводом первого ключа, второй вывод второго масштабного резистора через второй ключ подключен к первому выводу четвертого цифрового управляемого сопротивления, к истоку второго полевого транзистора и второму выводу источника литания, первый вывод первого масштабного резистора через третий ключ соединен с вторым выводом третьего цифрового управляемого сопротивления, второй вывод четвертого цифрового управляемого1132сопротивления через четвертый ключ подключен квторому входу нуль-органа, второй вывод первого масштабного резистора через пятый ключ соединен с вторым входом нуль-органа, выход 5 которого подключен к входу блока управления, выход которого соединен с управляющим входом второго цифрового управляемого сопротивления, с первым входом коммутатора кодов и входом 10 дешифратора, выход которого подключен к входу блока отсчета, выход коммутатора кодов соединен с управляющим входом первого цифрового управляемого сопротивления, второй вход 15коммутатора кодов, управляющие входы третьего и четвертого цифрозых управляемьм сопротивлений являются. соответственно первым, вторым и третьим установочными входами устройства, 20 введены шестой и седьмой ключи, причем сток первого полевого транзистора через шестой ключ соединен с вторым выводом первого цифрового управляемого сопротивления, сток второго 25 полевого транзистора через седьмой ключ подключен к второму выводу первого ключа.На чертеже изображена функциональная схема предложенного вычислительно- З 0 го устройства.На схеме обозначены первый и второй полевые транзисторы 1 и .2, первое цифровое управляемое сопротивление 3, первый ключ 4, первый масштаб-З 5 ный резистор 5, второй ключ 6, второй масштабный резистор 7, источник питания 8, второе цифровое управляемое сопротивление 9, коммутатор кодов 10, нуль-орган 11, блок упранле ния 12, дешифратор 13, блок отсчета 14, третье и четвертое цифровые управляемые сопротивления 15 и 16, третий - пятый ключи 17 - 19, первый и второй входы 20 и 21, первый - третий установочные входы 22 - 24, шестой и седьмой ключи 25 и 26.Вычислительное устройство работает следующим образом.Первый и второй полевые транзис торы 1 и. 2, выполняющие функции управляемых проводимостей, первое цифровое управляемое сопротивление 3, первый ключ 4 и второе цифровое управляемое сопротивление 9 образуют 55 множительный мост. В зависимости от этого, какие элементы включены в плечи этого моста (посредством соот как(3) 9 5 5 16 р где К - сопротивление первого5масштабного резистора 5;- текущее значение второго цифрового управляемого сопротивления9 с нормально разомкнутыми ключами. (н.р.к.)в функции управляющего кода у=МИеаХК =К р - текущее значение треотьего цифрового управляемого сопротивления15 с н.р.к. в функциикода БК =Кг - текущее значение чет 16 Овертого цифрового управля емого сопротивления 16 с н.р,к. вфункции кода Яч,Ко - полное сопротивлениецифрового управляемого сопротивления.Из условия равновесия (3) следуетЧ Р Г, (4)оъ = сог 5115Второй случай. Замкнуты третий - пятый и седьмой ключи 17 - 19 и 26. 9 297 .4ветствующих ключей), вычислительное устройство выполняет ту или иную операцию.Выполнение операции перемножения двух величин, С первого и второго входов 20 и 21 на затворы первого и второго полевых транзисторов 1 и 2 поступают напряжения 0 и которые отображают аналоговые сомножители. При малых значениях напряжения стока сопротивление канала сток- исток полевого транзистора прямо пропорционально напряжению, приложенному к затвору.На второй и третий установочные входы 23 и 24 поступают коды Н 3 и Н, которые отображают цифровые сомножители. Относительные значения кодов:"мах (2)Первый. случай. Замкнуты третий - пятый ключи 17 - 19. Условие равновесия множительного моста записывается9 15 15 б(8) 20С учетом выражений (б) и (7) полу=Ку 51 о - г, (9)Если использовать четвертое цифровое управляемое сопротивление 16 с 25 нормально замкнутыми ключами (н.э.к.), текущее сопротивление которого равно чим, = о-. г, (10) тогда общее сопротивление равно , ЗО. Из условия равновесия множительного моста (8) с учетом выражений (11) и (12)=К р соб - (. (13) 4 ОАналогично при замкнутых третьем - , шестом ключах 17 - 19 и 25 и при условииЦфК 1(1 =18 о . (14)Общее сопротивление параллельно соединенных первого полевого транзистора 1 и третьего цифрового управляемого сопротивления 15 равно%Из условия равновесия множительного моста и с учетом выражений (15) и (16)=Кг Б 1 ор,Если: напряжение на втором входе 21выбрать из условияй,= К Ц,-1,8 Я(5)где К - сопротивление канала второйго полевого транзистора 2,Фогда общее сопротивление параллельно соединенных четвертого цифровогоуправляемого сопротивления 16 и второго полевого транзистора 2 равно 1081,8+1(6)Известно, что с погрешностью, непревышающей 0,17,Я 15.а -б 1 о -г.1,8+Г (7)Из условия равновесия множительного мостаФ(22) В четвертом случае замкнуты пятыйседьмой ключи 19, 25 и 26.Условие равновесия множительногомоста,"1"з 19 к 5 (23) где К - сопротивление канала перво 1го полевого транзистора 1.С учетом прямой пропорциональности сопротивления канала сток-исток полевого транзистора величине напряжения.на его затворе имеемЦ К 41 02(24) где 1 2В пятом случае замкнуты четвертый - седьмой ключи 18, 19, 25 и 26.Если значение кода на третьем установочном входе 24 выбрать из ус- ловия(18)В третьем случае замкнуты третий седьмой ключи 17 - 19, 25 и 26. При этом в одно плечо множительного моста включены параллельно соединенные третье цифровое управляемое сопротивление 15 и первый полевой транзистор 1, общее сопротивление которых определяется (15) или (16), а в другое плечо включены параллельно соединенные четвертое цифровое управляемое сопротивление 16 и второй полевой транзистор 2, общее сопротивление которых определяется (6) или (11).Из условия равновесия множительного моста для третьего случая имеем при использовании третьего и четвертого цифровых управляемых сопротивлений 15 и 16 с н,р.к.при использовании этих же сопротив-" лений с н.з.к.Я Я=К сов-р сов - га д . (20) при использовании третьего цифрового управляемого сопротивления 15 с н,р.к, (н.з.к,), а четвертого цифрового управляемого сопротивления 16 с н.з.к. (н.р.к.) соответственно=К,соь - ЦВ десятом случае замкнуты третий -седьмой ключи 17 - 19, 25 и 26. Изусловия равновесия множительного мос 5та для этого случае имеем=К йи - рсоа О 20= К, со 2 р- Ц 2, (56) 5В одиннадцатом случае замкнуты третий - седьмой ключи 17 - 19, 25 и 26. Из условия равновесия множительного моста имеем.=Крг с 05 Ц(59) 25.=К,д со 5 - 5 о - Ц . (60)Во всех рассмотренных случаях при разбалансе множительного моста нуль- орган 11 по величине и знаку рассог- З 0 (ласования формирует импульсы, которые поступают в блок управления 12. Последний изменяет состояние второго цифрового управляемого сопротивления 9 до момента установления равно- З 5 весия множительного моста, после чего информация преобразуется дешифратором 13 в удобную для отсчета форму.Если в"указанных случаях выполнения операции перемножения вместо пя того ключа 19 установить в замкнутое положение первый ключ 4 и на управляющий вход первого цифрового управляемого сопротивления 3 подать код с выхода блока управления 12, то по лучим результат в видец =Гк,(61) где Е - результат выполнения множительной операции в указанных случаях. 50Если вместо пятого ключа 19 установить в замкнутое положение первый ключ 4, а коммутатор кодов 10 установить в положение, при котором к уп- равляющему входу первого цифрового 55 управляемого сопротивления 3 подключен код с первого установочного входа 22, то попучим результат в виде(: - ;вах1 - код с первого установочного2входа 22.Если при выполнении операции перемножения установить .в замкнутое положение первый ключ 4 и подать на управляющий вход первого цифрового управляемого сопротивления 3 код с первого установочного входа 22, то при выборе сопротивления первого масштабного резистора 515 =1,88 Орезультат примет вид(са 6 -х2Если при выполнении операции перемножения дополнительно установитьв замкнутое положение второй ключ бРто при выборе сопротивления второгомасштабного резистора 71 =1,8 коконечный результат примет вид(67)- ( =огсзи Х2(66) или Я= сссо 6 (68)Если при выполнении операции перемножения вместо пятого ключа 19 установить в замкнутое положение первый и второй ключи 4 и 6 и.на управляющий вход первого цифрового управляемого сопротивления 3 подать код с первого установочного входа 22, то получим результат в виде(71) Если при выполнении операции перемножения дополнительно установить в замкнутое положение первый и второй ключи 4 и 6, а на управляющий вход первого цифрового управляемого сопротивления 3 подать код с первого установочного входа 22, то результат получим в видеектор Редакт олесников н каз 9793/41 ВНИИПИ по 11303Тираж 698 осударственного ко ам изобретений и о Москва, Ж, Рауш ПодписиСССР те крыткая б. д. Филиал ППП "Патент", г.ужгорд, ул.Проектн2-= агсз 1 чсо. - х22(73)21 и= ОГссо 5сов-" х (74)2 1 ОЕсли при выполнении операции перемножения дополнительно установить в замкнутое положение первый и второй ключи 4 и 6, а на управляющий вход первого цифрового управляемого сопро тивления 3 подать код с выхода блока управления 12, то,результат получим при использовании первого и второго цифровых управляемых сопротивлений 3 и 9 с н.р.к. в видеЪО й- агс 51 ОБ (75) при использовании первого и второго цифровых управляемых сопротивлений 3 и 9 с н.з.к. при использовании первого цифровогоуправляемого сопротивления 3 сн,р.к, (н.з.к.), а второго цифровогоуправляемого сопротивления 3 сн,з,.к. (н.р,к.) 3=агсяв х,(77)Таким образом, по сравнению с прототипом предложенное вычислительное устройство позволяет решать более широкий класс задач.