Резервированная система

(21) 34543 (22) 17.06 (46) 07,07 блока синхроровходам реых блоков броса блокаторому выхотора управоков, выход лючен к син вычислитель роля, вход соединен к ного коммут лительных низации и.82 .84. Вюл (72) В,Е.Подтуркин (53) 681,326.7(088 (56) 1. Авторское У 383047, кл. С 062. Авторское св У 478460, кл, С 06 (прототип). зервируемых и блока кон контроля пр мажооит о ССС1. СССР 73 видетельс Р 9/00, 1 детельств Р 15/16,л выходмента ИЛИ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) 1. РЕЗЕРВИРОВАННАЯ СИСТЕМА,содержащая резервируемые вычислительные блоки, выходы которых подключенык первым, вторым и третьим информационным входам мажоритарных блокови блоков контроля, о т л и ч а ющ а я с я тем, что,с целью повышения надежности, она содержит блокуправления обменом, блок синхронизации, а можоритарные блоки выполненыв виде мажоритарных коммутаторовданных адреса и управления, первый,второй и третий информационные входывыходы которых соединены соответственно с выходами-входами данных адреса и управления каждого резервируемого вычислительного блока, первыйвыход блока управления обменом присоединен к управляющим входам мажоритарных коммутаторов, второй выход - к входам прямого доступа в па"мять резервируемых вычислительныхблоков, первые входы - к выходам блока контроля, второй вход - к первому выходу мажоритарного коммутаторауправления, третий вход - к внешнейшине номера резервируемого вычислительного блока и четвертый вход -к внешней шине восстановления и входам прерывания резервируемых вычис 11 С 06 Р 11/18 С Об Р 15/1 ения.2. Система по п. 1, о т л и ч аю щ а я с я тем, что блок контроля содержит три элемента контроля по модулю два, входы которых присоединены к соответствующим входам блока, выходы первого и второго элементов контроля по модулю два присоединены к первым входам первого и второго .элементов ИСК.ПОЧАЮЩЕЕ ИЛИ, вторые входы которых присоединены к выходу третьего элемента контроля по модулю два, а выходы - к первым 1-входам регистра, выхоцы регистра присоединены к выходам блока и через первый элемент ИЛИ к первому входу Ю-триггера, второй вход которого присоединен к входу сброса блока, а инверсный выход - к первому входу первого элемента И, второй вход которого подключен к синхровходу блока, а выход - к С -входу регистра.3. Система по и, 1, о т л и ч аю щ а я с я тем, что блок управления обменом содержит элемент постоянной памяти, соответствующие входы которого присоединены к первьм, вторым, третьим и четвертому входам блока, а выходы - к первым входам блока, выходы первого элемента ИЛИ-НЕ присоединены соответственно к младшему разряду третьих входов блок и к стар шему разряду первых входов блока, а- к первому входу второго элевторой вход которого при1101827 соединен к старшему разряду третьихвходов блока, а выход - к первомувходу второго элемента И, второй входкоторого присоединен к второму входу блока, а выход - к соответствующему второму вьгходу блока, младший истарший разряд первых входов блокаприсоединены соответственно к прямому и иверсному входам третьего элемента И, выход которого присоединенк входу второго элемента ИЛИ-НЕ, второй вход которого соединен со старшимразрядом третьего входа блока, а выИзобретение относится к цифровойвычислительной технике и можетбыть использовано для построения высоконадежных вычислительных средств.Известна резервированная система, 5содержащая три комплекта резервируемых вычислительных блоков, информация с которых поступает на мажоритарный блок контроля, результатыконтроля - на блок анализа, сигналыуправления с которого не коммутаторканалов, который в свою очередь передает на выход информацию с одногоиз исправных комплектов 11,Недостатком системы является от -сутствие в ней возможности перестройки при отказе отдельных комплектов,В результате при выходе из строя од-.ного комплекта надежность системырезко падает, поскольку отказ любого 20из двух оставшихся комплектов ведетк отказу системы, Кроме того, недостатком системы является отсутствиев коммутаторе мажоритарной обработкиинформации, что ведет к необходимости очень глубокого контроля, посколь.ку отсутствует исправление ошибок,что усложняет схемы контроля. Причемсложность схем управления снижаетнадежность системы, поскольку этисхемы це резервируются.Наиболее близкой по техническойсущности к изобретению является резервированная система, содержащая наборрезервируемых вычислительных блоков(например, ЗВМ), блоков обмена, вентилей блокировки выходов ЭВМ, блоковподсчета числа сбоев, схем сравнения. ход - с входом третьего элемента ИЛИ,второй вход которого соединен с младшим разрядом третьих входов блока,а выход - с первым входом четвертогоэлемента И, второй вход которого соединен с четвертым входом блока, авыход - с соответствующим вторымвыходом блока, третьи входы блока через элемент И-НЕ присоединены к входу пятого элемента И, второй входкоторого присоединен к второму входублока, а выход - к соответствующемувторому выходу блока,в также мажоритарный элемент, две собирательные схемы, вентиль блокировки мажоритарного элемента, блок подсчета числа отказавших элементов, блок выхода общего цифрового канала и Лва вентиля. Указанная совокупность узлов образует лля каждого резервируемого вычислительного блока отдельный канал контроля и резервирования, выполняя функции пересылки ийформации, мажоритарной обработки и контроля.Характерными особенностями системы является обеспечение контроля текущей инФормации на выхоЛе каждого резервируемого блока, осуществляемого сравнением с информацией на выходе мажоритарного элемента. При обнаружении на выходе одного из резервируемых блоков недостоверной информации осуществляется запись в запомицающее устройство (ЗУ) отказавшего резервируемого блока достоверной информации с выхода мажоритарного элемента, а при повторяющихся сбоях отказавший резервируемый блок отключается 21.Недостатком известной системы является то, что в случае возникновения ошибки на выходе мажоритарного элемента осущесгвляется запись цедос.товерцой информации во все резервируемые блоки, и, как следствие, система выходит из строя. Указанный недостаток становится наиболее существенцым при выполнении резервируемых блоков на больших интегральных схемах (БИС), поскольку при этом сложность и надежность резервируемых блоков и многоразрядных мажоритарныхсхем и схем контроля становятся соизмеримыми. Кроме того, в системе предусмотрено только исправление ошибок в данных, и не исправляются ошибки в адресной информации и в управляющих сигналах. При этом вследствие наличия в известной системе большого числа многоразрядных узлов и шин для нее характерны высокая сложность и трудность реализации на 1 О современной элементной базе БИС.Целью изобретения является повышение надежности. Поставленная цель достигается тем,15что в резервированной системе, содержащей резервируемые вычислительныеблоки, выходы которых подключены кпервым, вторым и третьим информационным входам мажоритарных блоков и бло 20ков контроля, введены блок управленияобменом и блок синхронизации, мажоритарные блоки выполнены в виде мажоритарных коммутаторов данных адресаи управления, первый, второй и третий информационные входы-выходы которых соединены соответственно с выходами-входами данных адреса и управления каждого резервируемого вычислительного блока, при этом первый выход блока управления обменом присоеди 30нен к управляющим входам мажоритарных коммутаторов, второй выход - квходам прямого доступа в память резервируемых вычислительных блоков,первые входы - к выходам блока контроля, второй вход - к первому выходумажоритарного коммутатора управления,третий вход - к внешней шине номерарезервируемого вычислительного блокаи четвертый вход - к внешней шиневосстановления и входам прерываниярезервируемых вычислительных блоков,выход блока синхронизаци .подключенк синхровходам резервируемых вычислительных блоков и блока контроля, вход 545сброса блока контроля - к второмувыходу мажоритарного коммутатора управления,Кроме того, блок контроля содержиттри элемента контроля по модулю два, 50входы которых присоединены к соответствующим входам блока, выходы первого и второго элементов контроля помодулю два присоединены к первым входам первого и второго элементов ИСКЛ 10 ЧАЫЕЕ ИЛИ, вторые входы которыхприсоединены к выходу третьего элемента контроля по модулю два, а выходы -к первым П -входам регистра, выходы регистра присоединены к выходам блока и яерез первый элемент ИЛИ - к первому входу Й 5 -триггера, второй вход которого присоединен к входу сброса блока, а инверсный выход - к первому входу первого элемента И, второй вход которого подключен к синхровходу блока, а выход - к С -входу регистра.При этом блок управления обменом содержит элемент постоянной памяти, соответствующие входы которого присоединены к первым, вторым, третьим и четвертому входам блока, а выходы - к.первым выходам блока, выходы первого элемента ИЛИ-НЕ присоединены соответственно к младшему разряду третьих входов блока и к старшему разряду первых входов блока, а выходк первому входу второго элемента ИЛИ, второй вход которого присоединен к старшему разряду третьих входов блока, а выход - к первому входу второго элемента И, второй вход которого присоединен к второму входу блока, а выход - к соответствующему выходу блока, младщий и старший разряды первых входов блока присоединены соответственно к прямому и инверсному входам третьего элемента И, выход которого присоединен к входу второго элемен - та ИЛИ-НЕ, второй вход которого соединен со старшим разрядом третьего входа блока, а выход - с входом третьего элемента ИЛИ, второй вход которого соединен с младшим разрядом третьих входов блока, а выход - с первым входом четвертого элемента И, второй вход которого соединен с четвертым входом блока, а выход - с соответствующим вторым выходом блока, третьи входы блока через элемент И-НЕ при оединены к входу пятого элемента И, второй вход которого присоединен к второму входу блока, а выход - к соответствующему второму выходу блока. Повышение надежности предлагаемой системы достигается за счет того, что мажоритарные функции и функции пересылки информации осуществляются мажоритарными коммутаторами, контроль сравнением информации на выходах резервируемых блоков между собой, а не с информацией, получаемой после мажоритарной обработки. При этом восстановление работоспособности отказав 1101827ших вследствие сбоев комплектов резервируемых блоков производится посигналу от вышестоящего устройствауправления перезаписью из исправного(восстанавливаемых) всего массива информации из памяти. Кроме того, надежность повышается благодаря наличиюв системе внешнего управления переключением по внешним шинам. ОНа фиг,приведена структурнаясхема резервированной системы, наФиг. 2 - Функциональная схема блокаконтроля, на фиг. 3 - Функциональнаясхема блока управления обменом, 5Система содержит блок 1 синхронизации, первый 2, второй 3 и третий 4резервируемые вычислительные блоки,например микроэвм, блок 5 контроля,шину 6 номера отказавшего комплекта 20блок 7 управления обменом, внешнююшину 8 номера вычислительного блокавнешнюю шину 9 восстановления, шину 10 управления обменом, мажоритарные коммутаторы адреса данных 11,2,и управления 13, шину 14 сброса,шику 15 управления и шину 16 данньхБлок 5 контроля содержит первый 17, второй 18 и третий 19 элементы контроля по модулю два, первый и ЗО,второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 20,регистр 21, первый элемент И 22, первый элемент ИЛИ 23 и Р 5 -триггер 24,Блок 7 управления обменом содержитэлемент 25 постоянной памяти первьаэлемент ИЛИ-НЕ 26, второй эле 35мент ИЛИ 27, второй элемент И 28,третий элемент И 29, второй элемент ИЛИ-НЕ 30, третий элемент ИЛИ 31,четвертый элемент И 32 элемент ИоНЕ 33 и пятый элемент И 34.Предлагаемая система работает следующим образом.В исходном состоянии все блоки -4находятся в исправном состоянии, Блоки 2-4 тактируются общим блоком 1синхронизации и синхронно выполняютодну программу. Ио двунаправленнымшинам 16 данных блоки 2-4 через коммутатор 12 обмениваются с внешним ка 50налом. При приеме данных из каналакоммутатор 1 транслирует их безобработки на все три блока 2-4. Иривыдаче данных в канал коммутатор 12осуществляет передачу данных от бло 55ков 2-4 с поразрядной мажоритарноиобработкой в соответствии с логическим выражениемА = АА + АА + А 2 А ,где А ,".2, А 3 - логическое значениеразряда соответствен.но на выходе первого 2, второго 3и третьего 4 резер-вируемых вычислительных блоков.Обмен данными сопровождается сигналами на выходе-входах управления, передаваемыми через коммутатор 13, и адресами, передаваемым. через коммутатор 11. Возникновеие отказа или сбоя в одном из блоков 2-4 фиксируется блоком 5, на входы которого поступают данные с шин 16 от блоков 2, 3 и 5 и сихросигналы с блока 1, Коды с шин 16 поступают .а входы элементов 17-19, каждый из которых формирует сигнал нвчетости кода а соответствующей шине 16, С выходов элементов 17-19 сигналы поступают на входы элементов ИСКЛЮЧАЮП;Е ИЛИ 20, формирующих код номера отказавшего комплекта. При совпадении сигналов, поступающих с выходов элементов 17- 19 на. выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 20 формируется нулевой код, свидетельствующий о нормальном функциоировании блоков 2-4, При появле - ии на выходе одного из элементов 17- 19 сигала отличого от сигналов на вьходах двух других, что:ожет иметь место при ошибке в комплекте, связанном с этим элеменом контроля, а выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 20 формируется двоичный код, численное значение которого равно номеру отказавшего комплекта,При ошибке в блоке 2 формируетсякод 01, при ошибке в блоке 3 - код 10,при ошибке в блоке 4 - код 11, Иосинхроимпульсу, поступающему черезэлемент И 22 на вход стробированиярегистра 21, этот код записываетсяв указанный регистр 2и выдаетсяс его выходов а шину б, При нулевомзначении кода элемент ИЛИ 23 формирует сигнал, переключающий триггер 24. С инверсного выхода триггера 24 нулевой уровень поступает навход элемента И 22 и запрещает прохождение синхроимпульсов а вход регистра 21, Таким образом, в регистре 21 и следовательно на шине б Фиксируется код номера отказавшего комп.лекта. Код номера отказавшего комплекта по шине 6 .поступает на вьпде 1101827стоящее внешнее устройство управления, информируя его о техническом состоянии системы, а также на входы элемента 25, входящего в состав блока 7. Элемент 25 осуществляет управ ление коммутаторами 11-13 посредством Формирования команд на шине 10.В качестве входной информации для формирования команд элемент 25 использует помимо сигналов на шине 6 10 также сигналы, поступающие по шинам 8, 9 и 15. При поступлении по шине 6 ненулевого кода номера отказавшего комплекта элемент 25 формирует на шине 10 команду, по которой 15 коммутаторы 11- 13 переключаются на обмен с одним из двух оставшихся исправными комплектов. Такое же переключение на работу с одним из комплектов может осуществляться вышестоя щим устройством управления, подачей сигнала на соответствующую шину 8, при этом элемент 25 формирует на шине 10 команды, по которым коммутаторы 11 - 13 переключаются на обмен с 25 комплектом, код номера которого подан на шину 8, вне зависимости от кода на шине 6. В том случае если возникшая в одном из блоков 2-4 неисправность явилась следствием сбоя, в сис- З 0 теме предусмотрена возможность восстановления работоспособности.Восстановление достоверности информации в памяти отключенных после обнаружения ошибки резервируемых вычислительных блоков осуществляется перезаписью всего массива информации из памяти работоспособного резервируемого блока (ведущего блока) Процедура восстановления инициируется 40 по внешнему разрешающему сигналу, поступающему на шину 9. По этому сигналу и в соответствии с кодами на шинах 6 и 8 элемент 25 формирует команды, по которым коммутаторы 11 и 12 45 переключаются на передачу информации от ведущего блока к двум другим восстанавливаемым блокам. Одновременно входящая в состав блока 7 схема восстановления, выполненная на элементах 26-34, вьдает на восстанавливаемые резервируемые вычислительные блоки сигналы, переводящие их в режим записи и прямого доступа к памяти. Сигнал для блока 2 Формируется эле 5ментами 26-28, сигнал для блока 3элементами 29-32, сигнал для блока 4элементами 33 и 34. Сигналы прямого доступа на те или иные резервируемыевычислительные блокивьдаются посигналу на шине 9 в зависимости от кодов на шинах 6 и 8. При этом болеевысокий приоритет имеют коды на шине 8, При наличии на шине 8 отличногоот нуля кода сигналы прямого доступавьдаются на два резервируемых вычислительных блока с номерами, не равными значению кода на шине 8. При нулевом значении коца на шине 8 выдача сигналов прямого доступа осушествляется в зависимости от кода на шине 6, При значении. кода на шине 6,равном единице (01), сигналы выдаются на первый 2 и третий 4 вычислительные резервируемые блоки, второйрезервируемый вычислительный блок 3ведущий. При значении кода на шине 6,равном двум (01) или трем (11), сигналы выдаются на второй 3 и третий 4резервируемые вычислительные блоки,первый резервируемый вычислительныйблок 2 - ведущий. Кроме того, сигналвосстановления с шины 9 поступаетна входы прерывания резервируемыхвычислительных блоков 2-4. По этомусигналу ведущий блок переходит к подпрограмме восстановления. При переходе к подпрограмме состояние процессора ведущего блока (содержимое рабочих регистров и счетчика команд) заносится в память блока. Подпрограмма восстановления заключается в пересылке всего массива информации из памяти ведущего блока в память восстанавливаемых блоков. По окончании подпрограммы восстановления ведущий блок через коммутатор 13 вьдает сигнал на шину 14.Этот сигнал поступает на вход сброса триг. гера 24 блока 5. Триггер 24 переключается, на второй вход элемента И 22 поступает с выхода триггера 24 уровень логической единицы, разрешая прохождение синхроимпульсов на стробирующий вход регистра 21. Первым же синхроимпульсов в регистр 21 заносится нулевой код, который,поступает на шину 6. Этим заканчивается цикл восстановления, и система приходит в исходное состояние с мажоритарной обработкой сигналов от всех трех комплектов, После этого блоки 2-4 синхронно начинают выполнение рабочей программы,Использование изобретения позволяет повысить надежность системы засчет того, что сбои, происходящие вмажоритарных коммутаторах, не приводятк искажению информации в резервируемых вычислительных блоках, Преимуществом системы также является возможность 5внешнего контроля и управления еетехническим состоянием. Система защищена от сбоев как в данных так и вадресной и управляющей информации.Благодаря магистральной органиэации 1 О системы она может быть легко реализована на элементной базе БИСприэтом в качестве мажоритарных коммутаторов удобно испольэовать интерфрейсные БИС, например 583 Х 31. Возможность реализации системы на БИСпозволяет добиться значительного ее упрощения, повышениянадежности и снижения стоимости.11018"71 ЕХ пер ЙйЯИ Юрвпь ей ЯУЮ Федорой ЯЮ Заказ 4769/33 Тираж 699 Поаписн