Устройство для обмена информацией между цифровой и аналоговой вычислительными машинами

СОЮЗ СОВЕТСНИХОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 606030 ч ч;,ч,ИЕ ИЗОБРЕМУ СВИДЕТЕЛЬСТВУ ЕН ОП КО АРСТВЕНКЫЙ КОМИТЕТ СССР АМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) 1. Патент США 9 3761689,кл. 6 06 д 1/00, опублик, 1973.2, Авторское свидетельство СССР .9 858022, кл. 6 06 Л 3/00, 1979.(54)(57) УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ МЕЖДУ ЦИФРОВОЙ И АНАЛОГОВОЙВЫЧИСЛИТЕЛЬНЫМИ МАШИНАМИ, содержащееаналого-цифровой преобразователь,цифро-аналоговый преобразователь,два счетчика, два регистра, первуюсхему сравнения, элементы Й, НЕ, за"держки, триггеры, генератор импульсов, причем информационный вход ана-.лого-цифрового преобразователя является входом устройства для подключе"ния к аналоговой. вычислительной машине, выход генератора импульсовсоединен с первым входом первого элемента И, первый вход первой схемысравнения соединен с перв)йм выходомпервого счетчика, о т л и ч а ю щ ее с я тем, что, с целью повышениябыстродействия, оно содержит блокпамяти, дешифратор адреса, счетчикадреса, вторую схему сравнения, элементы ЙЛИ, узлы подключения к шине,причем информационный выход аналогоцифрового преобразователя через первый узел подключения к шине соединенс входной шиной данных блока памяти,а адресный аход - соединен с втоРымвыходом первого счетчика, соединей-.ньвч через второй узел подключения кшине с входной шиной адреса блокапамяти, выход сигнала 1 Конец преобразования аналого-цифрового преоб"разователя соединен с первыми входами второго, третьего, четвертого элементов И, через первый элемент НЕ спервым входом пятого элемента И н ши" ной Запись блока памяти, шины Запись и фЧтение блока памяти являются соответствующими входами устройства для подключения к цифровой вычислительной машине и соединены с первым и вторым входами первого элемента ИЛИ, выход которого соединен с вторым входом четвертого элемеита И, через первый элемент задержки - с счетным входом счетчика адреса, а через второй элемент НЕ - с вторым входом пятого элемента И, третий вход которого соединен с выходом первого элемента И, а выход - с шиной фЧтение блока памяти, управляющими входами третьего и четвер" того узлов подключения к шине и че- С рез второй элемент задержки со счетным входом второго счетчика, выход первого элемента И соединен с вторым входом третьего элемента И и через третий элемент НЕ с вторым вхо:дом второго элемента И, выход кото-, рого соединен с счетным входом первого счетчика, установочный вход ко- Феей торого соединен с выходом второго юр элемента ИЛИ,.первый вход которого и первый вход третьего элемента ИЛИ фЗ соединены с выходом первой схемы фрсравнения, второй вход которой соединен с выходом первого регистра, информационный вход которого и ин- Эвей формационный вход второго регистра являются шиной данных для подключе- фЭФ ния к цифровой вычислительной машине, входная адресная шина устройства соединена с входом дешифратора адреса, первый выход которого соединен с установочными входами первого и второго регистров и первого триггера, а второй выход - с установочным вхо" дом второго триггера, выход которого соединен с единичным входом третьего триггера, входами запуска цифро-аналогового и аналого"цифрового преобразователей и является выходом запуска аналоговой вычислительной машины уст1053119 ройства, выход первого триггера соединен с .нулевым входом третьего триггера, вторыми входами второго и третьего элементов ИЛИ, первым входом четвертого элемента ЙЛИ и является установочным. выходом устройства дляподключения аналоговой вычислительной машины, выход третьего триггерасоединен с вторым входом первогоэлемента И, выход четвертого элемента ИЛИ соединен с установочным входом второго счетчика, а второй входс выходом второй схвмы сравнения,первый и второй входы которой соединены соответственно с выходами второго счетчика и второго регистра,второй выход второго счетчика черезтретий узел подключения к шине соединен с адресной шиной блока памятии с адресным входом цифро-аналогового преобразователя, информационныйвход которого через четвертый узелподключения к шине соединен с выходной шиной данных блока памяти, авыход является информационным выходом для подключения аналоговой вы 1.2элемент НЕ, счетчик, блок резисторов,АЦП, ЦАП, одновибратор, взаимосвязанные в соответствии с алгоритмомработы устройства 2,5 Недостатком известного устройстваявляются временные потери, связанные с последовательным характеромвыполнения операций вычисления, аналого-циФрового и цифро-аналогового10 преобразования.Целью изобретения является повышение быстродействия,Поставленная цель достигается тем,что в устройство для обмена информацией между цифровой и аналоговой вычислительными машинами, содержащееаналого-цифровой преобразователь,цифро-аналоговый преобразователь,два счетчика, два регистра, первуюсхему сравнвния, элементы И, НЕ,задержки, триггеры, генератор импульсов, причем информационный вход ана"лого-циФрового преобразователя явля ется входом устройства для подключения к аналоговой вычислительной машине, выход генератора импульсов соединен с первым входом первого элемента И, первый вход первой схемы сравнения соединен с первым выходом пер"вого счетчика, введены блок памяти,Изобретение относится к вычислительной технике. и может быть использовано .при создании .аналого- цифровыхустройств и систем для моделированиядинамических объектов и систем. управления в реальном масштабе времени.Известна гибридная вычислительная машина, содержащая цифровую вычислительную машину (ЦВМ), внешнеезапоминающее устройство, аналоговуювычислительную машину (АВМ), устройство сопряжения, устройство автоком"мутации АВМ, устройство управленияАВМ, внешний решающий блок АВМ, устройство отображения 11,Ссновным недостатком этого устройства являются временные потери,возникающие вследствие последовательного выполнения операций вычисления,цифро-аналогового и аналого-цифрового преобразования и периодическогозапуска и управления работой устройства сопряжения,Наиболее близким к предлагаемомупо технической сущности являетсяустройство для сопряжения аналоговойи цифровой вычислительных машин, содержащее схему .сравнения, генераторимпульсов, элемвнты И, вычитающийсчетчик, регистр сдвига, триггеры,одновибратор, устройство сопряжения,блок анализа, группу элементов НЕ,регистр, элемент задержки, коммутаторы, блок логики, регистр сдвига,числительной машины, выход счетчикаадреса через пятый узел подключенияк шине, управляющим входом соединенный с выходом первого элемента ИЛИ,соединен с адресной шиной блока памяти, выход третьего элемента ИЛИсоединен с установочным входом счетчика адреса и с первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом четвертогоэлемента И, а выход подключен к ши"не прерывания цифровой вычислительной машины, выход первого регистрасоединен с вторым входом первой схемы сравнения, выход третьего элемента И соединен с управляющими входами первого и второго узлов подключения к шине, входная и выходная шиныданных блока памяти соответственночерез шестой и седьмой узлы подключения к шине управляющими входами,соединенные соответственно с шинами Запись и Чтение блока памяти, соединены с входной и выходной шинами данных устройства. дешифратор адреса, счетчик адреса,вторая схема сравнения, элементы ИЛИузлы подключения к Шине, причем информационный выход аналого-цифрово 1 о.преобразователя через первый узелподключения к шине соединен с вход-ной шиной данных блока памяти, а ад"ресныйвход - с вторым выходом первого счетчика, соединенным через вто"рой узел подключения к шине с входной шиной адреса блока памяти, выход сигнала Конец преобразованияаналого-циФрового преобразователясоединен с первыми нходами второго,третьего, четвертого элементов И, Очерез. первый. элемент НЕ с первым входом пятого элемента И, и шиной За"пись блока памяти, шины Записьи фЧтение блока памяти являются:соответствующими входами устройства 15для подключения к цифровой вычислительной машине и соединены сяервым.и вторым входами первого элементаИЛИ, выход которого соединен с вторым входом четвертого элемента И,через первый элемент задержки - сосчетно входом счетчика адреса, ачерез второй элемент НЕ - с вторымвходом пятого элемента И, третийвход которого соединен с ныходом перного элемента И, а выход - с шинойЧтениефф блока памяти, управляющими входами третьего и четвертогоузлов подключения к шине и черезвторой элемент задержки со счетнымвходом второго счетчика, выход пер-вого элемента И соединен с вторымвходом третьего элемента И и черезтретий элемент НЕ с вторым входомвторого элемента И, выход которогосоединен со счетным входом первого З 5счетчика, устаноночный вход которого соединен с ныходом второго элемента ИЛИ, первый вход которого .ипервый вход третьего элемента ИЛИсоединены с выходом первой схемы 40сравнения, второй вход которой соединен с выходом первого регистра,информационный вод которого и ин"формационный вход второго регистраявляются шиной данных для подключения к цифровой нычислительной машине,входная адресная шина устройствасоединена с входом дешифратора адреса, первый выход которого соединенс установочными входами первого ивторого регистров и первого триггера, а второй выход - с установочнымвходом второго триггера, выход которого соединен с единичным входомтретьего триггера, входами запускацифро-аналогового и аналого-цифрового преобразователей и является выходом запуска аналоговой вычислительной машины устройства, выход пер"ваго триггера соединен с нулевым входом третьего триггера, вторыми входами второго и третьего элементовИЛИ, первым входом четвертого элемента ИЛИ и является установочным выходом устройства для подключения аналоговой вычислительной машины, выход65 третьего триггера соединен с вторымвходом первого элемента И, выход четвертого элемента ИЛИ соединен с уста" новочным входом нторого счетчика, а второй вход - с выходом второй схемы сравнения, первый и второй входы которуй совдинвны соответственно с выходами второго счетчика и второго регистра, второй выход второго счетчика через третий узел подключения к шине соединен с адресной шиной блока памяти и с адресным входом цифроаналогового преобразователя, информационный вход которого через четвертый узел подключения к шине соединен с выходной шиной данны блока памяти, а ныход.является информационным.вы" ходом.для подключения аналоговой вычислительной машины, выход счетчика. адреса через;пятый узел подключен к шине, управляющим входом соединенный с выходом первого элемента ИЛИ, соединен с адреснойшиной блока памятн, выход третьего элемента ИЛИ соединен с установочным входом счетчика адре" са и с первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, а выход подключен к шине прерывания цифровой вычислительной машины, выход первого регистра соединен с вторым входом первой схемы сравнения, выход третьего элемента И соединен с управ" ляющими входами первого и второго узлов подключения к шине, входная и выходная шины данных блока памяти со" ответственно через шестой и седьмой узлы подключения к шине управляющими входами, соединенные соответственно с шинами Запись и Чтение блока памяти, соединены с входной и выходной шинами данных устройства.На чертеже представлена блок-схема устройства.Устройство содержит АВМ 1, анало" го-цифровой преобразователь (АЦП) 2, цифро-аналоговый преобразователь (ЦАП) 3 генератор 4 тактовых импульсон, первый счетчик 5, первую схему б сравнения, первый регистр 7, пер" вый Узел 8 подключения к шине, второй узел 9 подключения к шине, блок 10 памяти, третий элемент И 11, третий узел 12 подключения к шине, седьмой узел 13 подключения к шине, четвертый узел 14 подключения к шине, дешифратор 15 адреса, первый триггер1 б, второй триггер 17, третий триггер 18, счетчик 19 адреса, первый, элемент ИЛИ 20, второй элемент НЕ 21, второй регистр 22, вторую схему 23 сравнения, второй счетчик 24, шестой узел 25 подключения к шине, второй элемент И 2 б, первый элемент НЕ 27, циФровую вычислительную машину 28 (ЦВМ), пятый узел 29 подключения к. шине, адресную шину 30, шину 31 данных, входы Запись 32 и фЧтев 1053119, ние 33 блока памяти, выходы прерываниеф 34, Чтениеф 35, фЗа"письф 36 ЦВМ, шины 37 данных и адреса 38 ЦВМ, третий элемент НЕ 39, третий элемент И 40, четвертый элементИЛИ 41, трЕтий элемент ИЛИ 42, четвертый элемент И 43, пятый элементИ 44, второй элемент ИЛИ 45, пятыйэлемент ИЛИ 46, первый элемент 47задержки, второй элемент 48 задержки.устройство работает следующим об Оразом.На этапе подготовки исходная задача разделяется одним из известныхспособов на две части, одна из которых предназначена для решения на ана" 15логовой (АВМ 1), а другая - на цифро,вой части устройства (ЦВМ 28). Связьмежду переменными в решаемой задачеосуществляется по каналам ЦАП 3 иАЦП 2, Пусть при решении задачи в 2 ОАВМ 1 передаются переменные У Уд,У, иэ ЦВМ 28, а из АВМ 1 в ЦВМ 28 переменные Х, Х , Хк, В ЦЭМ 28вводится программа цифровой частизадачи, в которой определено количество каналов цнфро-аналоговогопреобразования М, а также программаобработки прерываний, под управлением которой производится обмен информацией между памятью 10 и ЦВМ 28. Всоответствии с этим первые К ячеекЦВМ 28 отводятся для хранения результатов преобразования с первого поН-й канал АЦП 2, а последующие я+1- М+М ячеек ЦВМ 28 отводятся для хранения данных, предназначенных для вы"дачи с первого по М канал ЦАП 3.Программа аналоговой части задачивводится в АВМ 1, В начале программы решения задачи по команде ЦВМ 28в регистры 7 и 22 записываются конеч ные адреса обмена, равные значениюначального адреса, увеличенному навеличину М для каналов ЦАП и ;на величину ) для каналов АЦП.По командецифровой 1 асти задачи установить исходное положение дешифратором 15вырабатывается сигнал Исходное положениеф, устанавливающий триггер17 в единичное состояние. Сигнал свыхода триггера 17; поступая на вто Орой вход элемента ИЛИ 45, вызываетпоступление с его выхода единичногосигнала на вход"счетчика 5, устанав"ливая его в .начальное состояние(начальный адрес аналого-цифровогопреобразования), и на второй входАВМ 1, устанавливая его в режимИсходное положениеф 1,Единичный сигнал с выхода триггера 17, поступая на.первый вход элемента ИЛИ,46, вызывает поступлениес его выхода единичного сигнала навход счетчика 24, устанавливая егов начальное состояние (начальный ад.уес цифро-аналогового преобразова ния). единичный сигнал с выхода 65 триггера 17, поступая на второй входэлемента ИЛИ 42, вызывает подачуединичного сигнала с выхода- элемен"та ИЛИ 42 на вход счетчика 19, уста"навливая его в начальное состояние(начальный адрес обмена блока,10 сЦВМ 28). Сигнал с выхода триггера 17,поступив на второй вход элементаИЛИ 42, вызывает поступление единичного сигнала с выхода элемента ИЛИ 41на вход прерывания ЦВМ 28. При этомв ЦВМ 28 управление передается программе обработки прерываний. При обмене информацией на первом эта.пе производится чтение переменнщ(Х, Х. , Х из блока 10 в ЦВМ 28,а на втором этапе - запись переменныхУ 1 р рврУциз ЦВМ 28 в блок 10На первом этапе при выполнении команды Чтение в ЦВМ 28 программойобработки прерываний сигнал с выходафчтениеф 35 ЦВМ 28 вызывает поступ"ление единичного сигнала с выходаэлемента ИЛИ 20 на вход элемента47 задержки и второй вход узла 14 и.разрешает поступление начального ад;реса счетчика 19 на ацресную шинублока 10. По сигналу фчтениеЩЗМ 28, поступающему на вход фЧтениеф блока 10, инФормация из ячейки, соответствующей. первому каналупреобразователя 2, поступает на ши"ну 3.1 данных блока 10 и через узел29 на шину 37 ЦВМ 28, ИнФормацияс шины данньй заносится в ЦВМ 28по адресу, соответствующему перемен-ной Х. При выполнении следующейкомандЫ ффчтениеф единичный сигналс выхода элемента 47 задержки увели"чивает содержимое счетчика 19 наединицу, что приводит к чтению информации из ячейки, соответствующейвторому каналу преобразователя 2,и записи ее,в ЦВМ 28 по адресу, соответствующеему переменной ХД Чтениеостальных (Н) переменных блока 10в ЦВМ 28 выполняется аналогично,После того, как все М переменныхвведены в ЦВМ 28, программа обработки прерываний начинает запись переменных 11, Ув блок 10, Приэтом сигнал с выхода фЗаписьЦВМ 28 вызывает поступление единичного сигнала с выхода элемента ИЛИ20,на вход элемента 47 задержки ивторой вход узла 14 и .разрешает поступление адреса переменной 11 изсчетчика 19 на адресную шиву 30 блока 10. Посигналу ффЗапись 1 ЦВМ 28,поступающему на вход ффЗапись 1 е 32блока 10, информация из ячейки, соответствующей переменной.ЦВМ 28, поступает на шину 37 данных ЦВМ 28 и через узел 13 на шину 31 данных блока10, Информация с шины 31 данных записывается в блок 10 по адресу, соответствующему первому каналу преобра-,зователя 3, При выполнении следукиаейкоманды Запись единичный сигнал с выхода элемента 47 задержки увеличивает содержимое счетчика 19 на единицу, что приводит к записи информации в ячейку, соответствующую второму каналу преобразователя 3, из ячей ки ЦВМ 28, адрес которой соответству" ет переменной У . Запись остальных (М) переменных ЦВМ 28 в блок 10.вы" полняется аналогично. После того, как все М переменных введены в блок 10 10, программа обработки прерываний. осуществляе передачу управления в программу решения задачи моделирования. Таким образом, исходные данные, рассчитанные исходя иэ начальных ус ловий, будут выцаны в АВМ 1 через преобразователь 3, а величины Х 4, Х Хм, введенные первый;раэ в ЦВМ 28 при решении задачи, не исполь-зуются. По команде Пускф из прог- . раммы решения задачи ЦВМ 28 сигналом с дешифратора 15 устанавливается в единичное состояние триггер 16. При поступлении единичного сигяала с выхода триггера 16 на третий вход АВМ1, происходит его установка н режим 1 Пуск 1 ф и начинается решение задачи в аналоговой части устройства. При поступлении единичного сигнала с выхода триггера 16 на второй вход 1 преобраэователя 2 осуществляется30 его запуск яа циклическую работу, При этом в преобразователе 2 выполняется опрос и преобразование непре рывных сигналов, поступающих из АВМ .1, начиная с начального адреса (на 35 ходится в счетчике 5) и по кояечйый адрес (находится в регистре 7). Преобразователь 2 преобразует аналоговый сигнал АВМ 1 в дискретную Форму и подает его на первый вход узла 40 8, вырабатывая при этом сигнал Ко-, нец преобразования., который поступает яа первый вход элемента. И 11 и. вход Запись 32 блока 10. Элемент И 11 с приходом разрешающего сигнала с выхода элемента И 4 выра-батывает сигнал, при поступлении которого на вторые входы узлов 8 и 9 разрешается запись инФормации с выхода узла 8 в блок 10 по адресу, . установленному в узле 9 с второго вы" хода счетчика 5. Элемент И 40 с. поступлением на первый вход сигнала ффКонец преобразованиями. и разрешаю" щего сигнала с выхода генератора 4 вырабатывает сигнал, который поступает на второй вход счетчика 5, вызывая увеличение его содержимого на единицу. После установления новозФ текущего адреса в счетчике 5 возможны несколько вариантов функциониро- бО вания устройства. Если содержимое счетчика 5 не больше содержимого регистра 7, то схема 6 не вырабатывает управляющих сигналов и преобразователь 2 переходит к преобразова" б 5 нию сигнала со следующего канала АВМ 1. Если содержимое счетчика 5 больше содержимого регистра 7, схема 6 вырабатывает управляющий сигнал, который устанавливает счетчик 5 в начальноо состояние. Преобразователь 2 переходит к преобразованию сигналов, начиная с начального адреса, что обеспечивает циклическое преобразование непрерывных сигналов преобразователем 2 и запись информации в блок 10. управляющий сигнал с выхода схе" мы 6 также поступает на первый вход элемента ИЛИ 42, что вызывает поступление единичного сигнала с выхода элемента ИЛИ 41 на вход прерывания ЦВМ 28 и на первый вход счетчика 19, устанавливая его в исходное состояние (начальный адрес информации блока 10 для обмена с ЦВИ 28), В ЦВМ 28 при поступлении сигнала прерыванияуправление передается программе обработки прерываний, которая производит обмен инФормацией между блоком 10 и ЦВИ 28 так же, как и при выполнении команды фИсходное положениеф с ЦВИ 28. Одновременно с этим, при поступлении единичного сигнала.с выхода триггера 16 яа второй вход преобразователя 3,осуществляется запуск преобразователя 3 яа циклическую работу, Преобразователь 3 преобразует дискретную инФормацию, считываемую иэ последовательных ячеек блока 10, в непрерывные сигналы и выдает их в АВМ 1. В случае, если яе ,производится запись преобразованной преобразователем 2 информации в блок 10, а также отсутствует обмер переменными Х, Ху ,ХМ У Уем между блоком 10 и ЦВИ 28, на выходах элементов НЕ 27 и 21 устанавливаются единичные сигналы. Разрешающий сигнал с выхода генератора 4 вызывает. поступление.единичного сигнала с выхода элемента И.44 яа.второй вход элемента И.26, Сигнал с выхода.элемента И 26 вызывает поступление еди" яичного сигнала на вход фЧтение 1 ф 33 блока 10, на вход элемента 48 задержки и на второй вход узла 25, По этому сигналу, поступающему на второй вход узла 12, разрешается выдача узлом 12 адреса переменной, соответствующей первому каналу преобразователя 3 из счетчика 24 на адресную шину 30 блока 10. Информация иэ ячейки блока 10, соответствующей переменной передаваемой по первому каналу преобразователя 3, поступает на шину 31 данных блока 10 и на первый вход узла 25, откуда затем поступает яа третий вход преобразователя 3. При поступлении следующего разрешающего сигнала с генератора 4 единичный сигнал с выхода элемента 48 задержки увеличивает содержимое счетчика 24 на единицу, что приводят кВчтению информации из ячейки, соответ- запрещающий сигнал на выходе элемен" .ствующей второму каналу преобразова- та И 26 появляется вследствие поступтеля 3, Увеличение содержимого счет" ления инвертированного элементом чика 24 происходит до тех пор, пока НЕ 27 единичного сигнала Конец оно не станет больше содержимого ре- преобразования с первого выхода гистра 22., В .этом случае схема 23преобразователя 27. Сигнал Конец вырабатывает единичный сигнал, кото- преобразования, поступив на перрый, поступив на первый вход счетчи- вый .вход .элемента И 43 в случае нака 24, устанавливает его в начальное личия единичного сигнала на втором состояние. При появлении очередного Фго входе (свидетельствующего, что сигнала с выхода генератоРа 4 снова о производится обмен информацией межпроисходит чтение информации из ячей- ду блоком 10 и ЦВМ 28), вызывает ки, соответствующей первому каналу поступление единичного сигнала на преобразователя 3. Таким образом второй вход элемента ИЛИ 41 и на обеспечивается циклическая работа вход Прерываниеф ЦВМ 28. По сигпреобразователя 3. 15 налу прерывания ЦВМ 28 начинаетВ устройстве операции цифро-ана- выполнять программу обработки прерылогового преобразования на выполня- ваний, которая, определив, что проются в случае, если производится исходит обмен информацией между блообмен информацией между блоком 10 и ком 10 и цВМ 28,организует задержку ЦВМ 28. В этом случае единичные сиг О в обмене очередной информацией на валы с выходов ффЧтение 35 или время записи информации из. преобра ЗаписьЦВМ 28, поступив соответ- зователя 2 в блок 10, СигналКонец ственно на первый или второй вход преобразованиями не вызывает прерыэлемента ИЛИ 20, вызывают появление вания работы цВМ 28, если обмен инсигнала нулевого уровня на выходе 25 формацией между блоком 10 и цВМ 28 элемента И 26 независимо от управля- не происходит (с выходов ффЧтениеф ющих сигналов на первом и.втором 35 и "Запись" Зб ЦВМ 28 поступают его входах. Сигнал с выхода элемен- сигналы нулевого уровня на второй та И 2 б, поступив на вторые входы вход элемента И 43, запрещая прохожузлов 12 и 25 запрещает чтение икР30дение единичного сигналаКонец преформации с блока 10 в преобразова- образованияф на выход элемента И тель 3. По этому же сигналу во вре),мя обмена информацией между блоком10 и ЦВМ 28 содержимое счетчика 24 В устройстве достигается большее не увеличивается. После окончаниябыстродействие за счет параллельной обмена между блоком 10 и ЦВМ 28 циф" органиэации вычислений, цнфро-аналоро-аналоговое преобразование продол- гового н аналого-цифрового преображается, Работа преобразователя 3 зования. Это обеспечивает расширение приостанавливается также при записи класса решаемых задач устройством и ,преобразованной преобразователем 2 обеспечивает упрощение систем прог- информации в блок 10, В этом случае 4 О раммирования цифровой части.