Устройство для передачи и приема дискретной информации

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихреспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ с присоединением заявки Ио -(23) Приоритет Н 04 Ь 3/00 Н 04 Ь 1/10 Государственный комитет СССР ио делам изобретений и открытий.14(088,8) Дата опубликования описания 070283 Б,п.новиков, Г.В.Фролов, В.С.Миронову А,.А.и В.И.Дубко1(72) Авторы изобретен 71) Заявите 4) УСТРОЙСТВО ДНЯ ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ Дпя достижения указанной целивустройство для передачи и приема дискретной информации, содержащее на передающей стороне последовательно соединенные первый регистр, сдвига, первый блок сумматоров по модулю два, р- выход которого подключен к первомувходу первого регистра сдвига и к первому входу сумматора по модулю два, к второму входу которого й входу второго регистра сдвига подключен выход, второго блока сумматоров по модулю два, к входам которого нодключены выходы второго регистра сдвига, а на приемной стороне последовательно соединенные ключ и первый регистр сдвига, а также второй регистр сдвига и дешифратор позиции, введены на передазщей стороне последовательно соединенные блок памяти и блок записи, выходи которого подключены к соответствукхяим входам первого регистра сдвига, а на приемной стороне введе- ны последовательно соединенные блок разделения, блок памяти и блок записи и последовательно соединенные первый опорный генератор, первый коррелятор, первый пороговый блок, блок формирования точек отсчета и третий регистр сдвига, а также второй опорИзобретение относится к техникеедачи дискретной информации иет быть использовано в синхрони асинхронных системах передачикретной информации.Известно устройство для передачи и приема дискретной информации, сод жащее на передающей стороне последовательно соединенные первый регис сдвига и первый блок сумматоров по модулю два, выход которого подкпюче к первому входу первого регистра сдвига и .к первому входу сумматора .по модулю два, к второму входу кото рого.и входу второго регистра сдвиг подключен выход второго блока сумма . торов по модулю два, к входамкоторого подключены выходы второго реги стра сдвига, а на приемной стороне последовательно соединенные ключ и первый регистр сдвига, а также втор гистр сдвига и дешифратор поз 11.а устройство обесл ч устойчивость, т к ь ннцип выделен а мой последовапер мож ных дис а ой ре ицииОдн ивает ак ка ия уч ельно стноепомехоэует принимае ко изве низкую испол стка пр ти. ивобр чивостие поме ения ел то995355 где преобразуется в информционнуюпоследовательность сигналов за счет .продвижения в первом регистре 3 сдвига. ИнФормационная последовательность сигналов суммируется по модулю два с адресной последовательностью в первом блоке 5 сумматоровпо модулю два. Соответствие фаз адресной последовательности относительно информационной устанавливаетсяпутем занесения начального, кода вовторой регистр 4 сдвига в моментзаписи буквы в первый регистр 3 сдвига.На приемной стороне суммарнаяпоследовательность сигналов разделяется на адресную и информационнуюпоследовательность. Процесс разделения поясняется на фиг. 3 (а,б,в). Адресная последовательность сигналов поступает на ключ 9, который переводится в положение б каждым тактовым импульсом, при этом в первый регистр 10 .сдвига заносятся выборка адресной последовательности. Затем ключ 9 перводится в положение а и втечение тактового интервала осуществляется рециркуляция выборки. Поскольку длина регистра 10 сдвига равна(в), в момент занесения следующейвыборки в первый разряд предыдущая оказывается во втором разряде. Когда в регистре осуществляется а рециркуляция, первая. выборка последний раз поступает на коррелятор 1 б и исчезает а в 1-й разряд заносится новая выборка.Таким образом, входной сигнал сжимается в щ раз, а выборки "скользят" относительно опорного сигнала, Причем опорный сигнал генерируется с начальной Фазой, относительно начала каждого тактового интервала с частотой Е и. Процесс рециркуляции (сжатия) и скольжения" адресной последовательности символов поясняется на фиг. 3 (г,д,е,ж).В одном из тактовых интервалов произойдет совпадение фаз опорной адресной и компрессированной адресной последовательностей. Корреляционный интеграл вычисляется в первом корреляторе 16, При превышении порога формируется синхроимпульс в блоке 22 Формирования точек отсчета фиг. 3(м), который поступает через третий регистр 12 сдвига на дешифратор 23 позиции и на блок 13 записи и блок 15 исправления ошибок (корреляционная функция адресной последовательности и отклик при превыаении порога корреляционной функцией показаны на фиг. 3 з,к)По этому сигналу производится запись информационной последовательности из блока 14 памяти через блок 13 записи во второй регистр 11 сдвига. Затем п-тактов в течение каждого тактового интервала ный генератор и последовательно соединенные,блок исправления ошибок,второй коррелятор и второй пороговыйблок, выход Которого, а также выходытретьего регистра сдвига подключенык соответствующим входам дешифраторапозиции, при этом выход второго опор 5ного генеРатора подключен к второмувходу второго кореллятора, первый входкоторого объединен с первым входомвторого регистра сдвига, выход которого подключен к первому входу блокаисправлення ошибок, а к соответствующим входаМ второго регистра сдвигаподключенЫ выходы блока записи, ксоответствующему входу которого, атакже к второму входу блока исправления ошибок подключен выход блокаформирования точек отсчета, причемвторой выход блока разделения подключен к первому входу ключа, к вто-. рому входу которого, а также к третье"ому входу блока исправления ошибок и второму входу первого коррелятораподключен выход первого регистра сдвига, а первый вход первого коррелятора о"ъединен с четвертым входом 25блока исправления ошибок.На фиг,. 1 представлена структурная электрическая схема передающей стороны; "на фиг. 2 - приемной стороны устройства; на фиг. 3 - временные ЗО диаграммы работы приемной стороны; на фиг. 4 - структурная электрическая схема блока. разделения; на фиг. 5- Формирователи точек отсчета", на фиг. б - то же, блока исправления 35хан бок.Устройство для передачи и приема содержит на передающей стороне блок 1 памяти блок 2 записи, регистры 3 и 4 сдвига, блоки 5 и б сумматоров 40 по модулю два, сумматор 7 го модулю два, на приемной стороне блок 8 разделения, ключ 9, регистры 10-12 сдвига, блок 13 записи, блок 14 памяти, блок 15 исправления ошибок, корреля-. торы 1 б и 17, опорные генераторы 18 и 19 пороговые блоки 20 и 21 блок 22 формирования точек отсчета, дешифратор 23 позиции, блок 8 разделения состоит из регистра 24 сдвига сумматоров 25 и 26 по модулю два, блок 22 формирования точек отсчета состоит из к-Я триггера 27, двух О-триггеров 28 и 29, элемента И 30, блок 15 исправления ошибок состоит из двух сумматоров 31 и 32 по модулю 55 два, элемента И 33.Устройство работает следующим образом.На передающей стороне сообщение, в виде последовательности символов Щ последовательно записывается н блок 1 памяти. Затем последовательность запомненных символов через блок 2 записи вводится в первый регистр 3 сдвига с логической обратной связью, Яосуществляется рециркуляция выборок во втором регистре 11 сдвига. При. этом процесс рецйркуляции осуществляется через блок 15 исправления ошибок, где во время рециркуляции в каждом первом, следующем за отметкой отсчета, тактовом интервале осуществляется исправление ошибок, образованных при разделении объединенной последовательности.Корреляционный интеграл вычисляется вторым коррелятором 17 и при совпадении фаз опорной информационной и компрессированной информационной последовательности сигналов происхо-. дит превышение порога. Импульс йревышения порога с второго порогово го блока 21 поступает на дешифратор 23 позиции, где определяется.временное положение отклика относительно синхроимпульса (корреляционная функция информационной последователь ности и сигнал на выходе второго порогового блока 21 приведены на фиг. 3 (и.,л). величина рассогласо.вания а между синхроимпульсом с блока 22 формирования точек отсчета и 25 импульсом с выхода второго порогового блока 21 определяет информационный смысл передаваемой части сообщения.Применение двухканальной корреляционной обработки объединенной после- З .довательности позволяет оптимальным образом, выделить параметры задержки элементарных участков (букв) последовательности относйтельно фазовых то чек, образованных при обработке адрес ной последовательности, и по парамет" рам задержки (модуляции) восстановить информационный смысл передаваемого сообщения. Кроме того, в устройстве обеспечивается исправление ошибок (разделения) в.информационной после- .40 довательности, что повевает помехоустойчивость приема информации. Формула изобретения45Устройство для передачи и приема дискретной информации, содержащее на передающей стороне последовательно соединенные первый регистр сдвига, первый блок сумматоров по модулю два, 50 выход которого подключен к первому входу первого регистра сдвига и к первому входу сумматоров по модулю два, к второму входу которого и входу второго регистра сдвига подключен выход второго блока сумматОров по модулю два, к входам которого подключены выходы второго регистра сдвига, а на приемной .стороне последовательно соединенные ключ и первый регистр сдвигаа также второй регистр сдвига и дешифратор позиции, о т л ич аю щ е е с я тем, что, с.,целью повышения помехоустойчивости, введены на передающей стороне последовательно соедййенние блок памяти и блок записи, выходы которого подключены к соответствующим входам первого регистра сдвига, а на приемной стороне введены последовательно соединенные блок разделения, блок памяти и блок записи и последовательно соединенные первый опорный генератор, первый коррелятор, первый пороговый блок, блок формирования точек отсчета и третий регистр сдвига, а также второй опорный генератор и последовательно соединенные блок исправления ошибок, второй коррелятор и второй пороговый блок, выход которого, атакже выходы третьего регистра сдвига подключены к соответствующим входам дешифратора позиции, при этом выхфд второго опорного генератораподключен к второмувходу второго коррелятора, первый вход которого объединен с первым входом второго . регистра сдвига, выход которого подключен к первому входу блока исправления ошибок, а к соответствунацим .входам второго регистра сдвига подключены выходы блока записи, к соответствующему входу которого, а также квторому входу блока исправлеНия оши- бок подключен выход блока Формирования точек отсчета, причем второй выход блока разделения подключен к первому входу ключа, квторому входу которого, а также к третьему входу блока исправления ошибок и второму входу первого коррелятора подключен выход первого регистра сдвига, а первый вход перзого корреляторра объединен с четвертйм входом блока исправленияошибок. Источники информации,принятые во внимание при экспертизе 1, Авторское свидетельство СССРР 431638, кл. Н 04 Ь 3/00, 1972995355 СостаТехред ни дакто Подписта СССРтийаб. д. 4 ж 675рственного комитеобретений и открыЖ-З 5, Раушскаяееюющееютф, г. Ужгород, У Прое ая, 4 ал ППП Заказ 672 ТирНИИПИ ГосУд по делам и 035, Москва тель С. Осмол