Устройство для нагрузочных испытаний силовых транзисторов

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ а 938217(5 )М. Кл. 6 01 К 31/26 3 Ъаударстааииый комитет СССР ав дедам изобретеиий и отирмтийДата опубликования описания 25. 06. 82(71) Заявнтел 54) УСТРОЙСТВО ДЛЯ НАГРУЗОЧНЫХ ИСПЫТАНИЙ СИЛОВЫХ ТРАНЗИСТОРОВ потерь. Вроечным конаором и филь агрузочному том случае енсатором, ром поаклю сопротивлети энерузел странсфоется не нию, а напряж 1 О стныхяузоцИзобретение относится к электрон. ной технике и может быть использовано, аля нагрузочных испытаний сило- . . вых транзисторов.Известно устройство, позволяющее воспроизводить нагрузоцные режимы силовых транзисторов, содержащее аве пары соединенных последовательно диодов и аве пары соеаиненных последовательно транзисторов, поа-. ключенных свободными концами к источнику испытательного постоянного . напряжения, а средними точками через узел, содержащий настроечный конденсатор, трансформатор и фильтр к нагрузочному сопротивлению 1 1.Главным недостатком такого у ройства, при проведении алительиспытаний, является неприемлема величина мощности потерь в .нагр ном сопротивлении.Потери можно уменьшить, если применить известное техническое решение, обеспечивающее рекуперацию чассточнику испытательного При таком исполнении устройствамощность потерь, а также масса игабариты его элементов остаютсядостаточно большими, так как в схе.ме циркулирует полная мощность,определяемая испытательным током инапряжением транзисторов, диапазонизменения испытательного режима поотношению к расчетному мал из-завозможности нарушения режима рекуперации, кроме того каждые пары испытываемых транзисторов должны иметьотдельные истоцники испытательногонапряжения и узел рекуперации энергиаля обеспечения равномерного распре-.деления испытательных токов и напряжений, 3 9382Наиболее близким техническим решением к предлагаемому являеТся устройство, содержащее схемные ячейки, включающие две ветви иэ двух соединенных последовательно диодов и две ветви из двух соединенных последовательно испытываемых транзисторов, ветви с диодами подключены анодными концами к отрицательному полюсу источника испытательного пос р тоянного напряжения, а катодными концами - к положительному полюсу, ветви с испытываемыми транзисторами подключены к цепи из последовательно соединенных первого дополнительного источника испытательного постоянного напряжения и второго дополнитель.- ного источника постоянного напряжения, ветви с диодами и ветви с испытываемыми транзисторами в ячейках соединены попарно средними точками, а цепи управления испытываемых тран" зисторов ,подключены к блоку управления.Такое устройство имеет малые 2 потери мощности, небольшие габариты и массу, относительно простую схему, широкий диапазон частот испытательного тока и позволяет проводить испытания транзисторов в режиме усиления 2 1,.Недостатком устройства является то, что , при испытании транзисторов в режиме насыщения, имеет место большой разброс по величине испызз тательных токов. Вследствие существенного различия падений напряжения на транзисторах в отпертом состоянии.Цель изобретения - расширение диапазона режимов испытаний за счетер обеспечения требуемой точности зада. ния испытательного тока транзисторог в режиме насыщения.Поставленная цель достигается тем, что в устройстве, содержащем схемные4 Я ячейки, включающие две ветви иэ Двух соединенных последовательно диодов и две ветви из двух соединенных по следовательно испытываемых транзисторов, ветви с диодами одной ячейки, подключенные анодными концами к отрицательному полюсу источника постоянного напряжения, а; катодными концами - к положительному полюсу, ветви с испытываемыми транзисторами другой ячейки, подключены к цепи из последовательно соединенных первого дополнительного источника постоянного напряжения, источника постоян 17 4ного напряжения и второго дополнительного источника постоянного напряжения, ветви о диодами и ветви с испытьваемыми транзисторами во всех ячейках соединены средними точками попарно и цепи управления испытываемых транзисторов, подключенные к блоку управления, схемные ячейки включены последовательно так, что концы ветвей с испытываемыми транзисторами одной. ячейки соединены с концами ветвей с диодами последующей ячейки.Общие точки ветвей разных ячеек могут быть, кроме того, подключены к источнику испытательного постоянного напряжения через дополнительные диоды. На фиг, 1 показана принципиальная схема устройства; на фиг. 2 - формы кривых тока и напряжения транзисторов в режиме испытания.Устройство (фиг. 1) содержит цепь из последовательно соединенных первого дополнительного источника 1 постоянного напряжения, источника 2 постоянного напряжения и второго дополнительного источника 3 постоянного напряжения, а также четыре схемные ячейки 4, 5, 6 и 7. Источники 1, 2 и 3 постоянного напряжения могут быть выполнены по известной схеме, включающей питающий трансформатор, выпрямитель и емкостной фильтр. Каждая схемная ячейка имеет две ветви 8 и 9 из двух соединенных последовательно диодов 10, 11 и 12, 13 и две ветви 14 и 15 из двух соединенных последовательно испытываемых транзисторов 16, 17 и 18. 19 Средняя точка каждой пары диодов соединена со средней точкой пары испытываемых транзисторов той же ячейки. Ветви 8 и 9 с диодами ячейки 4 подключены анодными концами к отрицательному полюсу источника 2 постоянного напряжения, а катодными концами - к положительному полюсу. Ветви 14 и 15 с испытываемыми транзистора" ми ячейки 7 подключены к цепи последовательно соединенных источников 1, 2 и 3 постоянного напряжения. Схемные ячейки между собой включены последовательно так, что концы ветвей 14 и 15 с испытываемыми транзисторами ячейки 4 соединены с концами ветвей 8 и 9 с диодами ячейки 5 и т.д, При этом образуются два кон.9382 15 5тура из последовательно соединенныхиспытываемых транзисторов и диодов.Первый контур включает приборы16 и 10 всех ячеек, второй - приборы18 и 12, третий - приборы 11 и 17,четвертый - приборы 13 и 19. Первыедва контура подключены к первомудополнительному, источнику 1 постоянного напряжения, а вторые два контура - к второму дополнительному источнику 3 постоянного напряжения,Цепи управления испытываемых транзисторов 16-19 подключены к блоку20 управления,Работа устройства происходитследующим образом.В момент времени Со открыты транзисторы 16 и 19 ячеек М Испытательный ток от дополнительного источника 1 протекает по первому контуру, из последовательно соединенных транзисторов 16 и диодов10 (фиг. 2 а), а испытательный ток отвторого дополнительного источника 3протекает по четвертому контуру и. 3,с соединенных последовательнотранзисторов 19 и диодов 13 всехячеек. Через открытые транзисторы16 и диоды 10 к закрытым транзисторам 17 и 18 прикладывается "плюс"а через отпертые транзистора 19и диоды 13 - "минус" испытательного напряжения от цепи из трех источников 1, 2 и 3 постоянного напряжения.На интервале времени 1 6 =й-С 1под действием сигналов блока 20 управления пара открытых транзисторов16 и 19, например, в ячейке 6, запирается, а пара закрытых транзисторов17 и 18 отпирается. При этом напряжение цепи с источниками 1, 2 и 3делится между отпирающимися и запирающимися транзисторами, возрастаядо полного испытательного напряженияна транзисторах 16 и 19 и убываятранзисторах 17 и 18 до величины,равной их прямому падению напряженив открытом состоянии (фиг. 2 а, б)Ток запираемых транзисторов 16,19 убывает до нуля, а отпираемыхтранзисторов 17, 18 возрастает довеличины испытательного тока.Спустя время равное полупериодуиспытательного тока, от,моментат,55с (момент й) в ячейке 6 вновьотпираются транзисторы 16 и 19, атранзисторы 17 и 18 запираются. Вмомент 1 коммутация заканчивается. 17 6Спустя время Ти момента й (момент )вновь отпираются транзисторы 17 и18, а транзисторы 16 и 19 запираются.Далее процесс повторяется с периодом Т.Процесс коммутации пар транзисторов, и нагрузка иэ испытательным током и напряжением в остальных ячейках происходит аналогично описанномувыше. Для получения требуемой мощности потерь в испытываемых транзисторах,моменты коммутации транзисторов вразных ячейках не должны совпадать.В противном случае испытательное(коммутирующее) напряжение будет делиться между всеми парами одновременно коммутируемых транзисторов.Требуемая мощность. потерь в испытываемых транзисторах при одновременнойкоммутации их в разных ячейках можетбыть обеспечена, если общие точкиветвей .разных ячеек подключены к источнику 2 постоянного напряжения через дополнительные диоды,Ток каждого из источников 1 и 3можно считать неизменным и равнымтоку одного испытываемого транзистора, а напряжение - равным сумме паде"ния напряжения на отпертых прибораходного контура. Напряжение источника2 составляет .основную долю испытательного напряжения одного транзистора,а ток на межкоммутационных интервалахравен току утечки запертых транзисто;ров и диодов, а на интервалах коммутации - импульсам сквозного тока(рис. 2 в) через ветви 14, 15 с транзисторами при их коммутации.Включение всех схемных ячеек уст"ройства последовательно и созданиепри этом четырех контуров из последовательно соединенных нескольких диодов и, нескольких испытываемых транзисторов позволяет, несмотря на различия падений напряжения на отдельныхприборах при протекании испытательного тока, получить достаточно близкиепо величине суммарные падения напряжения на контурах, Это позволяет, при питании от общего источникапостОянного напряжения, задать в каж.дом контуре испытательный ток транзисторов в режиме насыщения с требуемой точность и тем самым расширить диапазон режимов испытаний.Формула изобретенияУстройство для нагрузочных испытаний силовых транзисторов, со 7 9382 держащее схемные ячейки, включающие две ветви из двух соединенных последовательно диодов и две ветви из двух соединенных последовательно испытываемых транзисторов, ветви с з диодами одной ячейки подключены анодными.концами к отрицательному полюсу источника постоянного напряжения, а катодными концами - к поло житеЯьному полюсу, ветви с испыты" 6 ваемыми транзисторами другой ячейки подключены к цепи из последовательно соединенных первого дополнительного источника постоянного напряжения, источника постоянного напря з щения и второго. дополнительного ис" точника постоянного напряжения, вет ви с диодами и ветви с испытываемыми 1 транзисторами во всех ячейках соединены средними точками попарно, 20 17 8а цепи управления испытываемых транзисторов подключены к блоку управления, о т л и ч а ю щ е е с я тем,что, с целью расширения диапазонарежимов испытаний, схемные ячейкивключены последовательно так, чтоконцы ветвей с испытательными транзисторами одной ячейки соединены сконцами ветвей с ",диодами последующей ячейки.Источники информации,принятые во внимание при экспертизе1. д. Совдеп., ОФ 111 эа 11 оп деэТгапэ 1 эйог де совпийаСоп еп епч 1.гопещепй 1 пдосй 1 Р Е 1 есйгоп 1 дцеой арр 11 сай 1 опз 1 псцэй 1 е 11 еэ, 1979,Кф 267, р, 23-25, рис. 6.2. Авторское свидетельство СССРпо заявке й 2958350/2 1, кл, С 01 к 31 26,1980.Составитель Н, ЧистяковаР актор А. Шандор Техред С.МигуноваКорректор Г. Ог илиал ОПП Патент , г. Ужгород, ул. роектная Заказ Б 70ВНИИПИ. ГосудаРствепо делам изобре113035, москва Жираж 717 ного комитета ений и открыти5, Раушская на ПодписноеССР д. /5