Устройство для вычисления показательно-степенных функций

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскиксоциалистическиеРесттублии(22)Заявлено 13.06.80 (2 ) 2981553/18-24с присоединением заявки ЭЙ(23) П риоритет. С 06 Г 7/556 тееударетаеиеый комитет СССР в делаю изебретеиий и етерытнй(71) Заявитель Пензенский политехнический инстйтут(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОКАЗАТЕЛЬНО-СТЕПЕННЫХ ФУНКЦИЙ Изобретение относится к циФровой вычислительной технике и может быть использовано в специализированных и универсальных ЦВИ, работающих с числами с Фиксированной запятойИзвестно устройство для вычисления функции А", содержащее блок умножения, и-блоков постоянной памяти и пхщ (где ю - число входов одного блока постоянной памяти) входов 03.Недостатком данного устройства являются ограниченные функциональные возможности.Наиболее близким к предлагаемому . является устройство, содержащее основной регистр, регистр сдвига, блок для извлечения квадратного корня, блок умножения, триггер, блок управления, Входы устройства по каждому разряду чисел х и у соединены со входами установки основного регистра и регистра сдвига соответственно. Выход младшего разряда ре-. гистра сдвига подсоединен к устано.2вочному входу триггера, выход которого соединен с первыми входами блока для извлечения корня и блока уп.равления, выход блока для извлечения корня подключен к дополнительному входу основного регистра и третьему входу блока умножения, ко вто"рому входу которого подключен еговыход, выход блока управления соединен с входами синхронизации блока 1 Одля извлечения корня и блока умножения и с импульсным входом регистрасдвига, вторые входы блока для извле"чения корня и блока умножения и выход триггера соединены с входами 15блока управления, входами устройства являются входы обоих регистров,выходом - выход блдка умноженияС 23.Недостатком данного устройства.является низкое быстродействие.Цель изобретения - увеличениебыстродействия.Поставленная цель достигаетсятем, что в устройство для вычисле"3 92835ния показательно-степенных функций,содержащее регистры первого и второго аргументов, блок умножения иблок управления, первый, второй итретий выходы которого, соединены со"ответственно со входами считываниярегистра первого аргумента,:регистра второго аргумента и блока умножения, входы записи регистров первого и второго аргументов являются 1 овходами первого и второго аргументовустройства, выход регистра второгоаргумента соединен с первым входомблока умножения, дополнительновведен блок логарифмирования-потенцирования, первый и второй входы записи которого соединены соответственно с выходом регистра первого аргумента и выходом блока умножения, второй вход которого и тактовый вход росоединены соответственно с первым выходом блока логарифмирования-потенцирования и четвертым выходом блокауправления, второй и пятый выходыкоторого соединены соответственно с 25входом считывания и тактовым входом1блока логарифмирования-потенциро-;вания, второй выход которого соединен с выходом устройства, вход пуска которого является входом блока зоуправления, причем блок управленилсодержит генератор импульсов, четыреэлемента ИЛИ, четыре элемента И,три триггера, распределитель импульсов и делитель частоты, причем выходгенератора импульсов соединен с первыми входами первого и второго эле"ментов И, вторые входы которых соединены соответственно с выходами первого и второго триггеров, первые 40входы которого соединены соответственно с выходами первого и второго элементов ИЛИ, выход первого элементаИ соединен со входом распределителяимпульсов, выходы с первого по тре- ф 5тий которого соединены с входами вто"рого элемента ИЛИ и являются соответственно первым, вторым и третьимвыходами блока управления, четвертый и пятый выходы которого соедине" 5 О.ны с выходами третьего и четвертогоэлементов И, первые входы которыхсоединены с выходом второго элемента И и входом делителя частоты, выход которого соединен со вторым входом второго триггера и первым входом третьего элемента ИЛИ, второйвход которого соединен с входом бло 0 4ка управления и вторым входом первого триггера, выхоц второго элементаИЛИ соединен с перйыи входон первогоэлемента ИЛИ, второй вход которогосоединен с четвертым выходом распределителя импульсов, первый и третийвыходы которого соединены с входамичетвертого элемента ИЛИ, выход которого соединен с первым входом третьего триггера, второц вход которого соединен со вторым выходом распределителя импульсов, прямой и инверсный выходы третьего триггера сое"динены со вторыми входами третьегои четвертого элементов И.На фиг.1 представлена блок-схемаустройства для вычисления показательно-степенных функций, на фиг.2 - схема блока управления,Устройство для вычисления показательно-степенных функций содержитрегистр 1 первого аргумента, вход 2первого аргумента, блок 3 логарифмирования-потенцирования, выход 4устройства, блок 5 умножения, регистр 6 второго аргумента, вход 7второго аргумента, блок 8 управления.Блок 8 управления содержит элемент9 ИЛИ, триггер 10, элемент 11 И,генератор 12 импульсов, распределитель 13 импульсов, элемент 14 ИЛИ,триггер 15 элемент 16 ИЛИ, элемент17 И, элемент 18 ИЛИ, триггер 19,элементы 20 и 21 И, делитель 22частоты.Блок 8 управления работает следующим образомСигнал ".Пуск" через элемент ИЛИ 9 взводит триггер 10, который открывает элемент И 11, Импульс с выхода генератора 12 импульсов черезоткрытый элемент И 11 поступает навход распределителя 13 импульсов, На первом выходе распределителя 13 импульсов формируетсл импульс, который обеспечивает перепись содержимого регистра 1 первого аргумента в блок 3 логарифмирования-нотенцирования. Кроме того, данный импульс проходит через элемент ИЛИ 14 и взводит триггер 15 Импульс с выходаэлемента ИЛИ 14 поступает на элемент ИЛИ 16, сигнал с выхода которого возвращает триггер 10 в исходное состояние. При этом элемент И 11закрыт сигналом с триггера 10, аэлемент И 17 открыт триггером 15Импульс с первого выхода распредели5 928350 6теля 13 импульсов проходит черезэлемент ИЛИ 18 и взводит триггер 19,сигналы с выходов которого открываюти закрывают соответственно элементыИ 20 и 21. 5Импульсная последовательностьс выхода генератора 12 через открытый элемент И 17 поступает на входделителя 22 и на первые входы элементов И 20 и 21. 1 оИмпульсная последовательностьчерез открытый элемент И 20 поступает в блок 3 логарифмирования-потенцирования.Коэффициент деления делителя 22 1определяется числом рабочих тактов,необходимых длл работы блоков 3 и5 (число рабочих тактов определяет ся числом разрядов слова),В момент поступления и-го им опульса на вход делителя 22 на выходе последнего Формируется импульс,который возвращает триггер 15 в исходное состояние, когда элемент И17 закрыт а пройдя через элемент 25ИЛИ 9, взводит триггер 10, На входраспределителя 13 импульсов поступает второй импульс. с генератора 12.Формируемый при этом на втором вы. ходе распределителя импульс обеспе- зочивает переписывание содержимогоблока 3 логарифмирования-потенцирования и регистра 6 второго аргумента в блок 5. Одновременно по тем жецепям триггер 15 взводится, .а триггер 10 возвращается в исходное положение, Кроме. того, данным импульсомтриггер 19 возвращается в исходноесостояние - элемент И 20 закрывается, а элемент И 21 - открывается. 1 оИмпульсная последовательность с генератора 12 через открытые элементыИ 17 и И 21 поступает на блок 5 умно"жения. После прихода п-го импульса навход делителя 22 на его выходе формируется импульс, возвращающий триггер .15 в исходное состояние и взводящий триггер 10,. С приходом третьего импульса нараспределитель 13 импульсов на еготретьел выходе Формируется сигнал,который обеспечивает перепись содер"жимаго блока 5 в блок 3 логарифмирования-потенцирования. Данным импульсом триггер 15 взводится, триггер 10возвращается в исходное состояние итриггер 19 также вэводится. Импульс" ная последовательность с выхода генератора 2 через элементы И 17 и 20. поступает на блок 3 логарифмирования-потенцирования. Вновь через и-тактов делитель Формирует импульс, который переводит триггер 15 в исход-. ное состояние, а триггер 1 О взводит. Четвертый импульс, поступающий на распределитель 13 импульсов, форми" рует на его четвертом выходе сигнал, который возвращает триггер в исходное состояние.Блок 3 позволяет выполнять. операции логарифмирования и .потенцирования за и итераций (где и, - разрядность чисел).Работа устройства основана на следующем математическом соотноще" нии г=х =ер(у Ьх) .Процесс вычисления состоит иэ трех последовательно выполняемых операций; логарифмирование (1 их), умно" жение (у 1 х), вычисление экспонен" ты от произведения.Устройство работает следующим образом.В реглстр 1 и регистр 6 по входам2 и 7 соответственно подаются аргументы х и у, По сигналу с блока 8 управления содержимое регистра 1 первого аргумента х поступает на блок 3 логарифмирования-потенцирования. Через и итераций в блоке 3 ло" гарифмирования-потенцирования вычисляется логарифм числа х, который одновременно с содержимым регистра 6 второго аргумента у подается в блок 5 умноженияБлок 5 умножениявыполняет умножение у на цх. Резуль" тат умножения поступает с выхода блока 5 умножения в блок 3 логарифмирования-потенцирования, где за и итераций производится вычислениеэкспоненты от произведения (у 1 х), С выхода 4 блока 3 логарифмирования" потенщирования выдается результат вычисления х " . Операция умножения выполняется эа то же время, что и вычисление логарифма или экспоненты В предлагаемом устройстве .вычисление г=х" осуществляется эа 3 и итераций, в известном устройстве " за и (й+1) итерацию. Поскольку каждая итерация и в предлагаемом и в из" вестном устройствах выполняется эа одинаковое время, то время вычисле-. ния можно сравнить по числу итераций.7 928 Отношение и (и 1)/Зп показывает выигрыш в быстродействии, например, при п=30 быстродействие увеличивается примерно в 10 раэ,5Формула изобретения1, Устройство для вычисления1 О показательно-степенных функций, содержащее регистры первого и второго аргументов, блок умножения и блок управления, первый, второй и третий выходы которого соединены соответст венно со входами считывания регистра первого аргумента, регистра второго аргумента и блока умножения, входы записи регистров первого и второго аргументов являются входами 20 первого и второго аргументов устройства, выход регистра второго аргумента соединен с первым входом блока умножения, о т л. и ц а ющ е е с я тем, что, с целью увеличения быстродействия, в него введен блок логарифмирования-потенцирования, первый и второй входы записи которого соединены соответственно с выходом регистра первого аргу мента и выходом блока умножения, второй вход которого и тактовый вход соединены соответственно с первым выходам блока логарифмирования-потенцирования и четвертым выходом блока З 5 управления, второй и пятый выходы которого соединены соответственно с входом считывания и тактовым входом блока логарифмирования-потенцирования, второй выход которого сое О динен с выходом устройства, вход пуска которого является входом блока управления.2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управ- ю ления содержит генератор импульсов, четыре элемента ИЛИ, четыре элемен 350 8та И, три триггера, распределительимпульсов и делитель частоты, причемвыход генератора импульсов соединенс первыми входами первого и второгоэлементов И, вторые входы которыхсоединены соответственно с выходами первого и второго триггеров, первые входы которых соединены соответственно с выходами, первого и второго элементов ИЛИ, выход первогоэлемента И соединен со входом распределителя импульсов, выходы спервого по третий которого соединеныс входами второго элемента ИЛИ иявляются соответственно первым, вторыми третьим выходами блока управления,четвертый и пятый выходы которогосоединены с выходами третьего и четвертого элементов И, первые входы которых соединены с выходом рторогоэлемента И и. входом делителя частоты, выход которого соединен со вторымвходом второго триггера и первым входом третьего элемента ИЛИ, второйвход которого соединен с входом блока управления и вторым входом первого триггера, выход второго элементаИЛИ соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с четвертым выходомраспределителя импульсов, первый итретий выходы которого соединены с.фвходами четвертого элемента ИЛИ,выход которого соединен с первым входом третьего триггера, второй входкоторого соединен со вторым выходомраспределителя импульсов, прямой иинверсный выходы третьего триггерасоединены со вторыми входами третьего и .четвертого элементов И.Источники информации,принятые во внимание при экспертизеАвторское свидетельство СССРР 520595, кл, 6 06 Г 15/31, 1976.2. Авторское свидетельство СССРУ 1198621, кл, с 06 Г 15/31, 1975